阵列基板及液晶显示面板的制作方法

本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及液晶显示面板。

背景技术：

氧化物半导体TFT(Oxide semiconductor TFT)具有高迁移率、较为廉价的大面积生产等优势，正逐渐成为下一代显示技术的有力竞争者。

但是，目前的情况是，面板上氧化物半导体TFT阈值电压发生漂移，各个氧化物半导体TFT阈值电压之间的差异很大，不均匀，这给液晶显示的质量和效果带来很不好的影响。

技术实现要素：

本发明主要解决的技术问题是提供一种阵列基板及液晶显示面板，能够调节多个氧化物薄膜晶体管的阈值电压之间的差异，并进而为减少氧化物半导体TFT阈值电压的漂移，实现均匀的显示效果提供技术基础。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，其中，所述阵列基板上设置有阵列分布的多个氧化物薄膜晶体管，所述阵列基板包括：基板；

栅极层，形成在所述基板上；

栅极绝缘层，覆盖在所述基板和所述栅极层上；

氧化物半导体材料层，形成在所述栅极绝缘层上，并位于所述栅极层的垂直正上方；

源极层和漏极层，分别间隔地形成在所述栅极绝缘层上，且分别部分覆盖所述氧化物半导体材料层，使得所述源极层和漏极层分别位于所述氧化物半导体材料层的两边；

钝化层，覆盖在所述源极层、所述漏极层以及所述氧化物半导体材料层上，其中，所述钝化层是在射频照射下、并在压缩空气中进行退火形成的，以调节所述多个氧化物薄膜晶体管的阈值电压之间的差值；

平坦层，覆盖在所述钝化层上，其在所述平坦层中形成贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯穿所述钝化层、与所述漏极层连接，所述接触孔中填充的材料为透明电极材料；

像素电极层，形成在所述平坦层上，其材料为透明电极材料，所述像素电极层与所述接触孔的另一端连接，以实现所述漏极层与所述像素电极层之间的电性连接。

其中，所述射频的电源功率的范围为400W～4000W。

其中，所述射频的电源功率分别为600W、1000W以及1400W。

其中，退火时的温度为200～40℃C。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示面板，包括：第一基板；

第二基板，与所述第一基板相对设置，其上设置有阵列分布的多个氧化物薄膜晶体管，其包括：

基板；

栅极层，形成在所述基板上；

栅极绝缘层，覆盖在所述基板和所述栅极层上；

氧化物半导体材料层，形成在所述栅极绝缘层上，并位于所述栅极层的垂直正上方；

源极层和漏极层，分别间隔地形成在所述栅极绝缘层上，且分别部分覆盖所述氧化物半导体材料层，使得所述源极层和漏极层分别位于所述氧化物半导体材料层的两边；

钝化层，覆盖在所述源极层、所述漏极层以及所述氧化物半导体材料层上，其中，所述钝化层是在射频照射下、并在压缩空气中进行退火形成的，以调节所述多个氧化物薄膜晶体管的阈值电压之间的差值；

平坦层，覆盖在所述钝化层上，其在所述平坦层中形成贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯穿所述钝化层、与所述漏极层连接，所述接触孔中填充的材料为透明电极材料；

像素电极层，形成在所述平坦层上，其材料为透明电极材料，所述像素电极层与所述接触孔的另一端连接，以实现所述漏极层与所述像素电极层之间的电性连接；

液晶层，夹设在所述第一基板和所述第二基板之间。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种阵列基板，其中，所述阵列基板上设置有阵列分布的多个氧化物薄膜晶体管，所述阵列基板包括：基板；

绝缘的缓冲层，覆盖在所述基板上；

氧化物半导体材料层，其包括沟道区域、源极区域和漏极区域，所述氧化物半导体材料层形成在所述缓冲层上，其中，所述源极区域和所述漏极区域分别位于所述沟道区域的两端，所述源极区域和所述漏极区域通过对所述氧化物半导体材料经过掺杂处理而形成；

栅极绝缘层，覆盖在所述沟道区域上，其中，所述栅极绝缘层在射频的照射下、并在压缩空气中进行退火而形成的，以调节所述多个氧化物薄膜晶体管的阈值电压之间的差值；

栅极层，覆盖在所述栅极绝缘层上；

绝缘的互联层，覆盖在所述缓冲层、所述源极区域、所述栅极层以及所述漏极区域上，且在所述互联层中分别形成贯穿所述互联层的第一接触孔和第二接触孔，所述第一接触孔的一端与所述源极区域连接，所述第二接触孔的一端与所述漏极区域连接，其中所述第一接触孔和第二接触孔中填充的材料为透明电极材料；

源极层和漏极层，其分别间隔形成在所述互联层上，其材料均为金属导体材料，其中，所述源极层与所述第一接触孔的另一端相连，以实现所述源极层与所述源极区域之间的电性连接，所述漏极层与所述第二接触孔的另一端相连，以实现所述漏极层与所述漏极区域之间的电性连接。

其中，所述射频的电源功率的范围为400W～4000W。

其中，所述射频的电源功率分别为600W、1000W以及1400W。

其中，退火时的温度为200～400℃。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶显示面板，包括：第一基板；

第二基板，与所述第一基板相对设置，其上设置有阵列分布的多个氧化物薄膜晶体管，其包括：

基板；

绝缘的缓冲层，覆盖在所述基板上；

氧化物半导体材料层，其包括沟道区域、源极区域和漏极区域，所述氧化物半导体材料层形成在所述缓冲层上，其中，所述源极区域和所述漏极区域分别位于所述沟道区域的两端，所述源极区域和所述漏极区域通过对所述氧化物半导体材料经过掺杂处理而形成；

栅极绝缘层，覆盖在所述沟道区域上，其中，所述栅极绝缘层在射频的照射下、并在压缩空气中进行退火而形成的，以调节所述多个氧化物薄膜晶体管的阈值电压之间的差值；

栅极层，覆盖在所述栅极绝缘层上；

绝缘的互联层，覆盖在所述缓冲层、所述源极区域、所述栅极层以及所述漏极区域上，且在所述互联层中分别形成贯穿所述互联层的第一接触孔和第二接触孔，所述第一接触孔的一端与所述源极区域连接，所述第二接触孔的一端与所述漏极区域连接，其中所述第一接触孔和第二接触孔中填充的材料为透明电极材料；

源极层和漏极层，其分别间隔形成在所述互联层上，其材料均为金属导体材料，其中，所述源极层与所述第一接触孔的另一端相连，以实现所述源极层与所述源极区域之间的电性连接，所述漏极层与所述第二接触孔的另一端相连，以实现所述漏极层与所述漏极区域之间的电性连接；

液晶层，夹设在所述第一基板和所述第二基板之间。

本发明的有益效果是：区别于现有技术的情况，本发明在氧化物半导体材料层形成后，在射频的照射下、并在压缩空气中进行退火中形成钝化层或栅极绝缘层，通过这种方式，能够调节氧化物薄膜晶体管的阈值电压之间的差异，并进而为减少氧化物半导体TFT阈值电压的漂移，实现均匀的显示效果提供技术基础。

附图说明

图1是本发明阵列基板一实施方式的结构示意图；

图2是图1的阵列基板在实际应用中一制备流程第一部分示意图；

图3是图1的阵列基板在实际应用中一制备流程第二部分示意图；

图4是通过图2和图3的制备流程获得的基板上测试TFT器件的位点示意图；

图5是图4的TFT器件在600W的电流电压(IdVg)曲线；

图6是图4的TFT器件在1000W的电流电压(IdVg)曲线；

图7是图4的TFT器件在1400W的电流电压(IdVg)曲线；

图8是本发明阵列基板另一实施方式的结构示意图；

图9是图8的阵列基板在实际应用中一制备流程第一部分示意图；

图10是图8的阵列基板在实际应用中一制备流程第二部分示意图。

具体实施方式

下面结合附图和实施方式对本发明进行详细说明。

参阅图1，图1是本发明阵列基板一实施方式的结构示意图，其中，该阵列基板上设置有阵列分布的多个氧化物薄膜晶体管，该阵列基板包括：基板11、栅极层12、栅极绝缘层13、氧化物半导体材料层14、源极层15和漏极层16、钝化层17、平坦层18以及像素电极层19。

栅极层12形成在基板11上。栅极层12的材料是金属导体材料。

栅极绝缘层13覆盖在基板11和栅极层12上。栅极绝缘层13的材料可以是SiOx薄膜，厚度可以在500nm一下。

氧化物半导体材料层14形成在栅极绝缘层13上，并位于栅极层12的垂直正上方；氧化物半导体材料层14的材料包括但不限于a-IGZO。

源极层15和漏极层16分别间隔地形成在栅极绝缘层13上，且分别部分覆盖氧化物半导体材料层14，使得源极层15和漏极层16分别位于氧化物半导体材料层14的两边。源极层15和漏极层16的材料是金属导体材料，例如：Mo、Cu或Mo/Cu合金等。

钝化层17覆盖在源极层15、漏极层16以及氧化物半导体材料层14上，其中，钝化层17在射频照射下、并在压缩空气中进行退火形成的，以调节多个氧化物薄膜晶体管的阈值电压之间的差异。在实际应用中，可以根据实际需要，调节射频的电源功率，在压缩空气中进行退火，调节退火温度和退火时间等，来调节多个氧化物薄膜晶体管的阈值电压之间的差异。

平坦层18覆盖在钝化层17上，其在平坦层18中形成贯穿平坦层18的接触孔181，接触孔181的一端1811延伸并贯穿钝化层17、与漏极层16连接，接触孔181中填充的材料为透明电极材料。

像素电极层19形成在平坦层18上，其材料为透明电极材料，像素电极层19与接触孔181的另一端1812连接，以实现漏极层16与像素电极层19之间的电性连接。

其中，射频的电源功率的范围为400W～4000W。进一步地，射频的电源功率分别为600W、1000W以及1400W。

其中，退火时的温度为200～400℃。进一步地，退火时的温度为350℃。

在实际应用中，可以通过下面的制备流程来制备上述的阵列基板，如图2和图3所示：

(1)在基板11上，基于物理气相沉积(PVD)方法沉积金属栅电极膜层，并通过标准的光刻工艺对其进行图案化，获得栅极层12；

(2)在基板11和栅极层12上，基于化学气相沉积(CVD)方法沉积栅极绝缘层13(gate insulator)SiOx薄膜，厚度为500nm以下；

(3)在栅极绝缘层13上，基于PVD沉积氧化物半导体(如a-IGZO)薄膜，然后通过标准的光刻工艺，形成所需的a-IGZO图案，获得氧化物半导体材料层14；

(4)在栅极绝缘层13上，基于PVD沉积金属(如Mo、Cu或Mo/Cu)源漏电极膜层，并通过标准的光刻工艺对其进行图案化，获得源极层15和漏极层16；

(5)采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简写PECVD)沉积钝化层17(passivation layer)，其中，钝化层17在射频照射下并在压缩空气中进行退火而形成的；

(6)采用PECVD沉积SiOx等获得平坦层18，或者采用涂布(coating)方式沉积有机平坦层18，并通过标准的光刻工艺对平坦层18和钝化层17开接触孔181于漏极层16处；

(7)沉积氧化铟锡(ITO)并采用标准的光刻工艺形成图案，使其连接漏极层16处形成像素(pixel)电极层19，进而完成阵列基板的制备。

上述制备工艺制得4.5代基板，为了有效调节多个氧化物薄膜晶体管的阈值电压之间的差异，在腔体压力、间距(spacing)和气体流量均保持不变的情况下，射频的电源功率(RF power)分别选择600W、1000W、1400W进行沉积SiOx薄膜，接着将样品在压缩空气中以350℃进行热风式退火1个小时。在该4.5代基板上测试18个TFT器件，测试的点位如图4所示，9个相邻的测试位置，每个相邻位置测试两个TFT器件。18个TFT器件的电流电压(IdVg)曲线如图5至图7所示，然后可通过该系列的IdVg曲线提取阈值电压(Vth)如下表1。从表1中可以看出1400W样品的ΔVth为1.17V，1000W样品的ΔVth为2.24V，而600W样品的ΔVth为3.46V，因此其规律性为ΔVth随着RF power的增加而明显减少。如果需要减少TFT之间阈值电压的差异，可以提高RF power。

表1 不同功率沉积条件下Vth分布表

需要说明的是，本发明的阵列基板并不限于通过上述的工艺制备，还可以通过其它的工艺制备，在此不做限定。

本发明在氧化物半导体材料层形成后，在射频照射下、并在压缩空气中进行退火中形成钝化层，通过这种方式，能够调节氧化物薄膜晶体管的阈值电压之间的差异，并进而为减少氧化物半导体TFT阈值电压的漂移，实现均匀的显示效果提供技术基础。

本发明还提供一种液晶显示面板，该液晶显示面板包括：第一基板、与第一基板相对设置第二基板以及夹设在第一基板和第二基板之间的液晶层，其中，第二基板为上述阵列基板中的任意一种，相关内容的详细说明请参见上述阵列基板，在此不再赘叙。

参见图8，图8是本发明阵列基板另一实施方式的结构示意图，该阵列基板上设置有阵列分布的多个氧化物薄膜晶体管，该阵列基板包括：基板21、绝缘的缓冲层22、氧化物半导体材料层(其包括源极区域23、漏极区域24和沟道区域25)、栅极绝缘层26、栅极层27、绝缘的互联层28以及源极层29和漏极层30。

绝缘的缓冲层22覆盖在基板21上。缓冲层的材料可以是SiOx。

氧化物半导体材料层包括沟道区域25、源极区域23和漏极区域24，氧化物半导体材料层形成在缓冲层22上，其中，源极区域23和漏极区域24分别位于沟道区域25的两端，源极区域23和漏极区域24的材料通过对氧化物半导体材料经过掺杂处理而形成的；其中，源极区域23和漏极区域24的初始材料是氧化物半导体材料，最终的材料是氧化物半导体材料经过掺杂处理后变成导体材料。在一实施方式中，氧化物半导体材料经过掺杂处理后变成导体材料的基本原理可以是：将氧化物半导体材料中的氧原子夺取出来，使氧原子与其他物质发生反应，从而使得氧化物半导体材料由于被夺取氧原子而变为导体材料。此处掺杂处理的方式包括但不限于：等离子体(plasma)、UV光照、金属氧化等方式。当然，如果互联层28的材料是SiNx，在沉积互联层28时，由于释放出氢气H₂，H₂可以夺取氧化物半导体材料中的氧原子，并发生反应，从而使氧化物半导体材料变成导体材料。其中，氧化物半导体材料包括但不限于a-IGZO。

栅极绝缘层26覆盖在沟道区域25上，其中，栅极绝缘层26在射频的照射下、并在压缩空气中进行退火而形成的，以调节多个氧化物薄膜晶体管的阈值电压之间的差值；在实际应用中，可以根据实际需要，调节射频的电源功率，在压缩空气中进行退火，调节退火温度和退火时间等，来调节多个氧化物薄膜晶体管的阈值电压之间的差异。栅极绝缘层26的材料可以是SiOx。

栅极层27覆盖在栅极绝缘层26上。栅极层27的材料是金属导体材料。

绝缘的互联层28覆盖在缓冲层22、源极区域23、栅极层27以及漏极区域24上，且在互联层28中分别形成贯穿互联层28的第一接触孔281和第二接触孔282，第一接触孔281的一端2811与源极区域23连接，第二接触孔282的一端2821与漏极区域24连接，其中第一接触孔281和第二接触孔282中填充的材料为透明电极材料。

源极层29和漏极层30，其分别间隔形成在互联层28上，其材料均为金属导体材料，其中，源极层29与第一接触孔281的另一端2812相连，以实现源极层29与源极区域23之间的电性连接，漏极层30与第二接触孔282的另一端2822相连，以实现漏极层30与漏极区域24之间的电性连接。

其中，射频的电源功率的范围为400W～4000W。进一步地，射频的电源功率分别为600W、1000W以及1400W。

其中，退火时的温度为200～400℃。进一步地，退火时的温度为350℃。

在实际应用中，可以通过下面的制备流程来制备上述的阵列基板，如图9和图10所示：

(1)在基板21上，基于CVD沉积SiOx作为缓冲层22(buffer layer)；

(2)在缓冲层22上，基于PVD沉积氧化物半导体(如a-IGZO)薄膜，形成氧化物半导体材料层，然后通过标准的光刻工艺，形成所需的a-IGZO图案，获得源极区域23、漏极区域24以及沟道区域25，此时，源极区域23、漏极区域24的材料还是初始材料，即氧化物半导体材料；

(3)基于CVD沉积栅极绝缘层26(gate insulator)薄膜，为了有效调节多个氧化物薄膜晶体管的阈值电压之间的差异，栅极绝缘层26在射频的照射下，且在压缩空气中进行退火而形成的；

(4)基于PVD沉积金属栅极层27，然后coating光阻(PR)形成图案，并通过干刻(dry etch)或者湿刻(Wet-etch)方法蚀刻未被光阻保护的金属层和绝缘层；

(5)对裸露的氧化物半导体材料进行诸如等离子体(plasma)、UV光照、金属氧化等方式实现氧化物半导体的掺杂，使其变为导体作为源极区域23和漏极区域24(如互联层ILD层为SiNx，此步骤可以省略)；

(6)采用PECVD沉积SiOx或SiNx作为互联层28(ILD)并通过标准的光刻工艺对互联层28开两个接触孔281、282于导电的源极区域23和漏极区域24处；

(7)基于PVD沉积金属薄膜并对其进行图案化，形成源漏电极图案，获得源极层29和漏极层30；

进一步地，还可以包括如下两个步骤：

(8)采用PECVD沉积SiOx平坦层或者采用coating方式沉积有机平坦层，并通过标准的光刻工艺对平坦层和钝化层开接触孔于漏电极处；

(9)沉积ITO并采用标准的光刻工艺形成图案，使其连接漏电极处形成像素电极，进而完成array段制备。

本发明在氧化物半导体材料层形成后，在射频照射下、并在压缩空气中进行退火中形成栅极绝缘层，通过这种方式，能够调节多个氧化物薄膜晶体管的阈值电压之间的差异，并进而为减少氧化物半导体TFT阈值电压的漂移，实现均匀的显示效果提供技术基础。

本发明还提供一种液晶显示面板，该液晶显示面板包括：第一基板、与第一基板相对设置第二基板以及夹设在第一基板和第二基板之间的液晶层，其中，第二基板为上述阵列基板中的任意一种，相关内容的详细说明请参见上述阵列基板，在此不再赘叙。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。