堆叠的SPAD图像传感器的制作方法

本发明的实施例涉及集成电路器件，更具体地，涉及堆叠的spad图像传感器。

背景技术：

数码相机和光学成像器件均采用图像传感器。图像传感器将光学图像转化为可以表示为数字图像的数字数据。典型的图像传感器包括像素传感器的阵列，该像素传感器是用于将光学图像转化为电信号的单元器件。像素传感器通常表现为电荷耦合器件(ccd)或互补金属氧化物半导体(cmos)器件。

雪崩光电二极管(apd)是与传统cmos器件兼容的固体器件。当反向偏置的p-n结接收额外的载流子(诸如由入射辐射产生的载流子)时，可以触发雪崩过程。例如，为了检测低强度辐射，在击穿电压之上偏置p-n结，从而允许单光子产生的载流子触发可以检测到的雪崩电流。以这种模式操作的图像传感器是已知的单光子雪崩二极管(spad)图像传感器或盖革式雪崩光电二极管或g-apd。

技术实现要素：

本发明的实施例提供了一种堆叠的单光子雪崩二极管(spad)图像传感器，包括：cmos芯片，包括设置在第一衬底上方的第一互连结构，所述第一衬底具有设置在所述第一衬底上的cmos器件；以及成像芯片，包括布置在第二衬底的正面和所述cmos芯片之间的第二互连结构，其中，多个单光子雪崩二极管(spad)单元设置在所述第二衬底的所述正面内；其中，所述cmos芯片和所述成像芯片沿着设置在所述第一互连结构和所述第二互连结构之间的界面接合在一起。

本发明的另一实施例提供了一种形成堆叠的单光子雪崩二极管(spad)图像传感器的方法，包括：在第一衬底上方形成第一互连结构；在第二衬底的正面内形成多个spad单元；在所述多个spad单元的正面上方形成第二互连结构；将所述第二互连结构接合至所述第一互连结构。

本发明的又一实施例提供了一种形成堆叠的单光子雪崩二极管(spad)图像传感器的方法，包括：在第一衬底内形成多个有源器件；在所述第一衬底上方形成第一互连结构；在第二衬底的正面内形成多个spad单元；在所述第二衬底的所述正面上方形成第二互连结构；以及将所述第一衬底和所述第二衬底接合，从而使得所述多个spad单元通过所述第一互连结构和所述第二互连结构相应地连接至所述多个有源器件。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的一些实施例的截面图。

图2示出了堆叠的spad图像传感器的成像芯片的一些附加实施例的截面图。

图3示出了图2的成像芯片的一些实施例的顶视图。

图4示出了包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的一些附加实施例的截面图。

图5至图11示出了形成包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的示出方法的截面图的一些实施例。

图12示出了形成包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

spad(单光子雪崩二极管)图像传感器可以检测极低强度(例如，单光子)的入射辐射。spad图像传感器包括布置为阵列的多个spad单元。spad单元分别包括p-n结、猝灭电路和读取电路。反向偏置处的p-n结操作远高于其击穿电压。在操作期间，光子产生的载流子移动至p-n结的耗尽区(即，倍增区)并且触发雪崩效应，从而使得可以检测到信号电流。猝灭电路用于切断雪崩效应并且重置spad单元。读取电路接收和传送信号电流。

传统地，spad图像传感器在一个衬底内制造。p-n结和相关电路横向布置并且兼容于cmos制造工艺。例如，p-n结可以布置在从猝灭电路横向偏移的位置处。然而，这种布置消耗了衬底较大的区域并且限制了进一步的缩放。此外，由于相关电路的占据，这种布置产生了较小的填充因子、光电二极管区与总像素区的比率的参数特征。

本发明涉及包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器以及相关的形成方法，以改进spad图像传感器的填充因子。在一些实施例中，成像芯片包括设置在第二衬底内的多个spad单元。cmos芯片包括设置在第一衬底上方的第一互连结构。成像芯片包括设置在第二衬底和第一互连结构之间的第二互连结构。cmos芯片和成像芯片沿着第一互连结构和第二互连结构之间的界面接合在一起。在一些实施例中，相应的猝灭电路和/或读取电路布置在cmos芯片内并且通过第一互连结构和第二互连结构连接至成像芯片的多个spad单元。因而，多个spad单元可以布置得更加紧凑并且改进填充因子。

图1示出了包括接合在一起的cmos(互补金属氧化物半导体)芯片和成像芯片的堆叠的spad图像传感器100的一些实施例的截面图。

堆叠的spad图像传感器100包括像素101a-101c的阵列。堆叠的spad图像传感器100包括通过接合结构124接合在一起的cmos芯片102和成像芯片112。cmos芯片102具有多个有源器件110，并且成像芯片112具有多个spad单元120。通过垂直布置spad单元120和相关的有源器件110并且分别布置在成像芯片112和cmos芯片102内，可以减小像素101a至101c的横向尺寸并且可以增加堆叠的spad图像传感器100的填充因子。

在一些实施例中，cmos芯片102包括设置在第一衬底104上方的第一互连结构108。在一些实施例中，第一互连结构108包括设置在第一ild层106内的第一多个金属层107。有源器件110设置在第一衬底104内。成像芯片112包括设置在第一互连结构108和第二衬底114之间的第二互连结构118。第二互连结构118包括设置在第二ild层116内的第二多个金属层117。

spad单元120设置在第二衬底114内。在一些实施例中，spad单元120设置在第二衬底114的正面(面向第二互连结构118)内。在一些实施例中，第二衬底114轻掺杂有第一导电类型的掺杂剂。spad单元120分别包括与第一导电类型相反的第二导电类型的第一深阱134和第一重掺杂层138。第一重掺杂层138设置在第一深阱134的凹槽内。在第二衬底114和第一深阱134之间的界面处形成倍增结。在操作期间，spda单元120在其击穿电压之上被反向偏置，并且入射光子148从第二衬底114的背面撞击堆叠的spad图像传感器100以产生载流子。光子产生的载流子移动至倍增结区域并且触发雪崩电流，雪崩电流放大由光子产生的信号，从而使得它们更容易被检测。

在一些实施例中，spad单元120还包括第一导电类型的第二深阱136。第二深阱136从第二衬底114的正面延伸超过第一深阱134。第二深阱136配置为保护环以防止spad单元120的提前边缘击穿。在一些实施例中，第一导电类型的第二重掺杂层140设置在沿着第二衬底114的正面布置的第二深阱136的凹槽内。第二重掺杂层140起spad单元120的一个电极的作用并且可以连接至地。

第一重掺杂层138起spad单元120的另一个电极的作用并且可以连接至第二多个金属层117以及通过第一多个金属层107进一步连接至第一衬底104的有源器件110。在一些实施例中，有源器件110包括有源猝灭电路以停止雪崩效应并且重置spad单元120的偏置。有源器件110也可以包括读取电路和其它控制或逻辑电路。例如，有源器件110可以包括具有栅极结构130和源极/漏极区域128的晶体管器件。第一重掺杂层138可以通过接触插塞126连接至源极/漏极区域128。

在一些实施例中，成像芯片112和cmos芯片102通过包括金属至金属接合和电介质至电介质接合的混合接合接合在一起。金属至金属接合(例如，扩散接合)可以位于第一多个金属层107的第一顶金属层107a和第二多个金属层117的第二顶金属层117a之间。电介质至电介质接合可以位于第一ild层106和第二ild层116之间，从而使得第一ild层106和第二ild层116彼此直接接触。第一顶金属层107a和第二顶金属层117a起一对接合焊盘的作用并且可以包括再分布层(rdl)。在一些实施例中，电介质至电介质接合是氧化物至氧化物接合。

图2示出了堆叠的spad图像传感器的成像芯片200的一些附加实施例的截面图。图3示出了图2的成像芯片200的一些实施例的顶视图。

如图2所示，成像芯片200包括设置在第二衬底114内的像素101a至101c(分别包括spad单元120)。在一些实施例中，spad单元120设置在第二衬底114的正面202内并且分别包括第一导电类型的第一掺杂层132、围绕第一掺杂层132的上表面206的第二导电类型的第一深阱134以及设置在第一深阱134的上表面208的凹槽内的第二导电类型的第一重掺杂层138。在第一掺杂层132和第一深阱134之间的界面处形成倍增结150。

在一些实施例中，spad单元120还可以包括第一导电类型的第二深阱136和设置在第二深阱136的凹槽内的第一导电类型的第二重掺杂层140(布置为沿着正面202)。第二深阱136可以在第二衬底114内延伸至第一深阱134下面的位置。在一些实施例中，第二深阱136可以延伸穿过第二衬底114(例如，延伸至与正面202相对的第二衬底114的背面)。

在一些实施例中，第二衬底114可以与具有小的掺杂浓度的第一掺杂层132具有相同的导电类型。例如，第二衬底114、第一掺杂层132、第二深阱136和第二重掺杂层140可以是p-型而第一深阱134和第一重掺杂层138可以是n-型。在一些其它实施例中，第二衬底114可以具有与第一掺杂层132的导电类型相反的导电类型并且通过与第一掺杂层具有相同掺杂类型的轻掺杂深阱(未示出)与第一掺杂层132分隔开。例如，第二衬底114、第一深阱134和第一重掺杂层138可以是p-型而第一掺杂层132、第二深阱136和第二重掺杂层140可以是n-型。具有小于第一掺杂层132的掺杂浓度的轻掺杂深阱也是n-型。本领域中技术人员应该知道，以上和在随后的内容中讨论的半导体层可以具有与提供的实例相反的掺杂类型。

具有设置在上部凹槽(即，第二衬底114的正面内的凹槽)内的第一重掺杂层138和下部凹槽内的第一掺杂层132的第一深阱134的截面图可以是“h”形状。在一些实施例中，第一深阱134具有延伸至低于第一掺杂层132的底面的位置的底面。在一些实施例中，堆叠的spad图像传感器100还包括设置在第二衬底114的背面204上方的高k介电层144和/或抗反射涂(arc)层146，配置为促进入射光子148从背面传送至spad单元120。

第一接触插塞210和第二接触插塞212分别设置在介电层142内的第一重掺杂层138和第二重掺杂层140上。在一些实施例中，第一接触插塞210和第二接触插塞212可以包括钨(w)或包括钨的金属化合物。第一接触插塞210和第二接触插塞212可以分别连接至地以及ild层116内的多个金属层117。

如图3所示，第二深阱136和第二重掺杂层140设置在第一深阱134的外围区域处。第一深阱134围绕第一重掺杂层138和第一掺杂层132。在一些实施例中，第二重掺杂层140是提供用于如图2和图3所示的像素101a至101c的共同节点的连续层。在其它实施例中，第二重掺杂层140包括用于像素101a至101c的离散的环。

图4示出了包括接合在一起的cmos芯片和成像芯片的堆叠的spad像素传感器400的一些附加实施例的截面图。

堆叠的spad图像传感器400包括具有多个cmos器件110的cmos芯片102和具有多个spad单元120的成像芯片112。在一些实施例中，cmos芯片102包括设置在第一衬底104上方的第一互连结构108。第一互连结构108包括设置在第一ild层106内的第一多个金属层107。cmos器件110设置在第一衬底104内。

成像芯片112包括设置在第一互连结构108和第二衬底114之间的第二互连结构118。第二互连结构118包括设置在第二ild层116内的第二多个金属层117。在一些实施例中，堆叠的spad图像传感器400还包括设置在第二衬底114的背面上方的高k介电层144、氮化物层150和/或抗反射涂(arc)层146。

在一些实施例中，成像芯片112和cmos芯片102通过第一ild层106和第二ild层116的界面处的电介质至电介质接合接合在一起。tov(贯氧化物通孔)接合结构156设置在成像芯片112和cmos芯片102内。在一些实施例中，tov接合结构156连接第一ild层106内的金属层107b和第二ild层116内的另一金属层117b。在一些实施例中，tov接合结构156延伸穿过第二衬底114以提供沿着第二衬底114的背面的信号接入点(例如，通过焊料接合或微凸块的方式)。在一些实施例中，tov接合结构156的上表面可以由arc层146内的上面的开口暴露。在其它实施例中，tov接合结构156可以连接至沿着第二衬底114的背面设置的导电再分布层(未示出)。导电再分布层为从tov接合结构156横向偏移的暴露的接合区提供路由。在一些实施例中，氮化物层150围绕tov接合结构156，保护和防止tov结构156的金属材料扩散至相邻的介电或其它材料。

在成像芯片112内，tov接合结构156可以由沿着第二衬底114内的沟槽设置的氧化物膜154围绕。在一些实施例中，氮化物层150可以布置在位于氧化物膜154和tov接合结构156之间的位置处的沟槽内。在一些实施例中，氮化物层150也可以覆盖tov接合结构156的上表面。tov接合结构156也可以连接至第二多个金属层117的一些其它金属层117c、117d和117e，以为tov接合结构156提供支撑。

图5至图11示出了形成包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的示出方法的截面图500-1100的一些实施例。

如图5的截面图500所示，提供了第一衬底104。在第一衬底104内形成多个有源器件110。在各个实施例中，第一衬底104可以包括诸如半导体晶圆或晶圆上一个或多个管芯的任何类型的半导体主体(例如，硅/cmos块、sige、soi等)，以及在其上形成的和/或与其相关的任何其它类型的半导体和/或外延层。在一些实施例中，多个有源器件110可以包括通过在第一衬底104上方沉积栅极结构130和通过注入或外延生长形成源极/漏极区域128而形成的晶体管。

如图6的截面图600所示，在第一衬底104上方形成第一互连结构108，以形成cmos芯片102。在一些实施例中，可以通过在第一衬底104的正面上方形成第一ild层106(包括一个或多个ild材料层)来形成第一互连结构108。随后蚀刻第一ild层106以形成导通孔和/或金属沟槽。之后，用导电材料填充导通孔和/或金属沟槽以形成第一多个金属层107。在一些实施例中，可以通过物理汽相沉积技术(例如，pvd、cvd等)沉积第一ild层106。可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)形成第一多个金属层107。在各个实施例中，例如，第一多个金属层107可以包括钨、铜或铝铜。在一些实施例中，第一多个金属层107的第一顶金属层107a具有与第一ild层106的上表面对准的上表面。

如图7的截面图700所示，提供了第二衬底114。在第二衬底114内形成多个spad单元120。在一些实施例中，第二衬底114可以是具有第一掺杂浓度的第一导电类型的块状半导体晶圆。例如，该衬底可以是用p-型掺杂剂轻掺杂的硅晶圆或可以是用p-型掺杂剂轻掺杂的。此外，该衬底可以表现为块状硅晶圆衬底、二元化合物衬底(例如，gaas晶圆)、三元化合物衬底(例如，algaas)或更高阶化合物晶圆等。此外，第二衬底114也可以包括诸如绝缘体上硅(soi)中的氧化物、部分soi衬底、多晶硅、非晶硅或有机材料等的非半导体材料。在一些实施例中，第二衬底114可以包括堆叠的或者粘合在一起的多个晶圆或管芯。

在一些实施例中，通过形成一系列掺杂层形成spad单元120。例如，可以通过形成第一导电类型的第一掺杂层132、围绕第一掺杂层132的上表面和侧壁表面的第二导电类型的第一深阱134、位于第一深阱134的外围区域处的第一导电类型的第二深阱136、位于第一深阱134的上表面的凹槽内的第二导电类型的第一重掺杂层138以及位于第二深阱136的上表面的凹槽内的第一导电类型的第二重掺杂层140来形成spad单元120。第一重掺杂层138和第二重掺杂层140起spad单元120的电极的作用。第一深阱134分隔开第一掺杂层132和第一重掺杂层138，并且在第一掺杂层132和第一深阱134之间的界面处形成倍增结。

可以分别通过注入或外延生长形成第一掺杂层132、第一深阱134、第二深阱136、第一重掺杂层138和第二重掺杂层140。例如，在一些实施例中，p-型掺杂剂(例如，硼)实现为第一选择性注入(例如，掩模注入)至第二衬底114的正面202以形成第一掺杂层132。之后，蚀刻对应于第一深阱134和之后形成的第一重掺杂层138的位置的沟槽，随后进行n-型(例如，磷)的第一深阱134的外延生长工艺。之后，实施第二注入以注入用于第二深阱136的p-型掺杂剂。随后形成n-型的第一重掺杂层138和p-型的第二重掺杂层140。在一些实施例中，可以根据包括光刻胶的图案化的掩模层(未示出)选择性地注入第二衬底114。在一些实施例中，相反的掺杂剂用于形成多个spad单元120。

在一些实施例中，第二衬底114可以具有与第一掺杂层132相同的导电类型。而在一些其它实施例中，第二衬底114可以具有与第一掺杂层的导电类型相反的导电类型。可以使用从第二衬底的正面202注入至第二衬底114内的位置(围绕并且比第一深阱134和第二深阱136更深)形成与第一掺杂层132的导电类型相同的第三深阱。第三深阱具有小于第一掺杂层132的掺杂浓度。

如图8的截面图800所示，形成用于第一重掺杂层138和第二重掺杂层140的接触插塞。在一些实施例中，可以通过在第二衬底114的正面202上方形成介电层142来形成接触插塞。随后蚀刻介电层142以形成导通孔和/或金属沟槽。之后，用导电材料填充导通孔和/或金属沟槽以形成导电插塞。在一些实施例中，例如，接触插塞可以包括钨、铜或铝铜。在第二衬底114上方形成第二互连结构118，从而形成成像芯片112。在一些实施例中，可以通过在介电层142上方形成包括一个或多个ild材料层的第二ild层116来形成第二互连结构118。随后蚀刻第二ild层116以形成导通孔和/或金属沟槽。之后，用导电材料填充导通孔和/或金属沟槽以形成第一多个金属层117。在一些实施例中，可以通过物理汽相沉积技术(例如，pvd、cvd等)沉积第二ild层116。可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)形成第二多个金属层117。在各个实施例中，例如，第二多个金属层117可以包括钨、铜或铝铜。在一些实施例中，第二多个金属层117的第二顶金属层117a具有与第二ild层116的上表面对准的上表面。

如图9的截面图900所示，成像芯片112接合至cmos芯片102。在一些实施例中，接合工艺可以形成包括金属至金属接合和电介质至电介质接合的混合接合。第一顶金属层107a和第二顶金属层117a可以直接接合在一起。第一ild层106和第二ild层116彼此紧靠以限定混合接合的电介质至电介质接合。在一些实施例中，电介质至电介质接合是氧化物至氧化物接合。在一些其它实施例中，接合工艺可以使用布置在第一ild层106和第二ild层116之间的中间接合氧化物层(未示出)。通过接合，多个spad单元120通过第一互连结构108和第二互连结构118相应地连接至多个有源器件110。

如图10的截面图1000所示，减小接合的成像芯片112的厚度。削薄第二衬底114允许入射辐射穿过第二衬底114的背面204以到达spad单元120。在一些实施例中，可以通过蚀刻第二衬底114的背面204削薄第二衬底114。在其它实施例中，可以通过机械研磨第二衬底114的背面204削薄第二衬底114。在一些实施例中，可以削薄第二衬底114，从而使得第二深阱136暴露。而在其它实施例中，如图10所示，未暴露第二深阱136。

如图11的截面图1100所示，在第二衬底114的背面204上方形成高k介电层144。可以在高k介电层144上方形成抗反射涂(arc)层146。在一些实施例中，可以使用物理汽相沉积技术沉积高k介电层144和arc层146。虽然在图中未示出，但是在一些实施例中，可以在第二衬底114的背面204上方形成多个滤色镜。在一些实施例中，可以通过形成滤色镜层并且图案化滤色镜层来形成多个滤色镜。滤色镜由允许用于传送具有特定范围的波长的辐射(例如，光)的材料形成，而阻挡特定范围之外的波长的光。此外，在一些实施例中，在形成滤色镜层之后平坦化滤色镜层。也可以在多个滤色镜上方形成多个微透镜。在一些实施例中，可以通过在多个滤色镜之上沉积(例如，通过旋涂方法或沉积工艺)微透镜材料形成多个微透镜。在微透镜材料之上图案化具有弯曲的上表面的微透镜模板(未示出)。在一些实施例中，微透镜模板可以包括使用分布暴露光剂量暴露的光刻胶材料(对于负光刻胶，更多的光暴露于曲率的底部并且更少的光暴露于曲率的顶部)，显影并且烘烤以形成圆形。之后，根据微透镜模板通过选择性蚀刻微透镜材料形成多个微透镜。

图12示出了包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器的方法1200的实施例的一些附加实施例的流程图。

虽然公开的方法1200在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，除了此处示出和/或描述的步骤和事件之外，一些步骤或可以以不同的顺序和/或与其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的。此外，此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。

在1202中，制备第一衬底。例如，在第一衬底内形成包括cmos晶体管或二极管的多个器件。图5示出了对应于步骤1202的对应的一些实施例的截面图。

在1204中，在第一衬底上方形成包括位于第一ild层内的第一多个金属层的第一互连结构以形成cmos芯片。图6示出了对应于步骤1204的对应的一些实施例的截面图。

在1206中，制备第二衬底。在第二衬底内形成多个spad单元。在一些实施例中，对第二衬底的正面实施一系列注入工艺和/或外延生长工艺。在一些实施例中，掺杂剂种类可以包括用于各个掺杂层的p-型掺杂剂和n-型掺杂剂。图7示出了对应于步骤1206的对应的一些实施例的截面图。

在1208中，形成用于多个spad单元的接触件。在一些实施例中，在spad单元的重掺杂区域上形成接触件并且该接触件可以包括钨或铜。在spad单元上方的第二衬底的正面上形成第二多个互连结构以形成成像芯片。图8示出了对应于步骤1208的对应的一些实施例的截面图。

在1210中，cmos芯片接合至成像芯片。第一多个金属层的第一顶金属层和第二多个金属层的第二顶金属层可以通过金属至金属接合接合在一起。因此，成像芯片的spad单元通过金属至金属接合分别连接至cmos芯片的有源器件。图9示出了对应于1210的对应的一些实施例的截面图。

在1212中，通过从第二衬底的背面去除材料削薄第二衬底。图10示出了对应于步骤1212的对应的一些实施例的截面图。

在1214中，在第二衬底的背面上方形成抗反射涂(arc)层。在一些实施例中，可以在第二衬底的背面上方形成滤色镜和微透镜。图11示出了对应于步骤1214的对应的一些实施例的截面图。

因此，本发明涉及包括接合在一起的cmos芯片和成像芯片的堆叠的spad图像传感器以及相关的形成方法，以改进spad图像传感器的填充因子。在一些实施例中，相应的猝灭电路和/或读取电路布置在cmos芯片内并且通过接合连接至成像芯片的多个spad单元。因而，多个spad单元可以布置得更紧凑并且改进了填充因子。

在一些实施例中，本发明涉及堆叠的单光子雪崩二极管(spad)图像传感器。堆叠的spad图像传感器包括具有设置在第一衬底上方的第一互连结构的cmos集成电路(ic)，该第一衬底具有设置在其上的cmos器件。堆叠的spad图像传感器还包括成像芯片，该成像芯片包括布置在第二衬底的正面和cmos芯片之间的第二互连结构。多个单光子雪崩二极管(spad)单元设置在第二衬底的正面内。cmos芯片和成像芯片沿着设置在第一互连结构和第二互连结构之间的界面接合在一起。

在上述堆叠的spad图像传感器中，所述多个spad单元分别包括：第一导电类型的第一掺杂层，设置在所述第二衬底内；第二导电类型的第一深阱，围绕所述第一掺杂层，所述第二导电类型与所述第一导电类型相反；以及所述第二导电类型的第一重掺杂层，设置在所述第一深阱的上表面的凹槽内；其中，所述第一深阱分隔开所述第一掺杂层和所述第一重掺杂层。

在上述堆叠的spad图像传感器中，所述多个spad单元分别包括：第一导电类型的第一掺杂层，设置在所述第二衬底内；第二导电类型的第一深阱，围绕所述第一掺杂层，所述第二导电类型与所述第一导电类型相反；以及所述第二导电类型的第一重掺杂层，设置在所述第一深阱的上表面的凹槽内；其中，所述第一深阱分隔开所述第一掺杂层和所述第一重掺杂层，所述堆叠的spad图像传感器还包括：所述第一导电类型的第二掺杂层，设置在所述第一掺杂层的外围区域处；以及所述第一导电类型的第二重掺杂层，设置在所述第二掺杂层的上表面的凹槽内。

在上述堆叠的spad图像传感器中，所述多个spad单元分别包括：第一导电类型的第一掺杂层，设置在所述第二衬底内；第二导电类型的第一深阱，围绕所述第一掺杂层，所述第二导电类型与所述第一导电类型相反；以及所述第二导电类型的第一重掺杂层，设置在所述第一深阱的上表面的凹槽内；其中，所述第一深阱分隔开所述第一掺杂层和所述第一重掺杂层，所述第一掺杂层具有与所述第二衬底相同的导电类型，所述第一掺杂层比所述第二衬底具有更大的掺杂浓度。

在上述堆叠的spad图像传感器中，还包括：金属至金属接合结构，设置在所述第一互连结构和所述第二互连结构之间，其中，所述金属至金属接合结构包括所述第一互连结构的第一顶金属层和所述第二互连结构的第二顶金属层。

在上述堆叠的spad图像传感器中，还包括：贯氧化物通孔接合结构，连接所述第一互连结构的一个金属层与所述第二互连结构的另一个金属层；其中，所述贯氧化物通孔接合结构延伸穿过所述第二衬底并且提供了沿着所述第二衬底的背面的信号接入点。

在其它实施例中，本发明涉及形成堆叠的spad图像传感器的方法。该方法包括在第一衬底上方形成第一互连结构并且在第二衬底的正面内形成多个spad单元。该方法还包括在多个spad单元的正面上方形成第二互连结构并且将第二互连结构接合至第一互连结构。

在上述方法中，其中，通过在第一ild层内形成第一多个金属层形成所述第一互连结构并且通过在第二ild层内形成第二多个金属层形成所述第二互连结构；其中，所述第一多个金属层的第一顶金属层和所述第二多个金属层的第二顶金属层通过金属至金属接合接合；其中，所述第一ild层和所述第二ild层彼此直接接触。

在上述方法中，其中，通过在第一ild层内形成第一多个金属层形成所述第一互连结构并且通过在第二ild层内形成第二多个金属层形成所述第二互连结构；其中，所述第一多个金属层的第一顶金属层和所述第二多个金属层的第二顶金属层通过贯氧化物通孔接合结构接合；以及其中，所述贯氧化物通孔接合结构延伸穿过所述第二衬底并且提供沿着所述第二衬底的背面的信号接入点。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层，所述第一深阱延伸到所述第二衬底至横向位于所述第一掺杂层和所述第二深阱之间的位置。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层，所述方法还包括：还包括：在所述第一重掺杂层上形成第一接触插塞；以及在所述第二重掺杂层上形成第二接触插塞；其中，所述第一接触插塞和所述第二接触插塞包括钨。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层，其中，所述第一深阱和所述第二深阱由所述第二衬底分隔开。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层，其中，所述第二衬底具有与所述第一掺杂层相同的导电类型。

在上述方法中，其中，形成所述多个spad单元包括：在所述第二衬底内形成第一导电类型的第一掺杂层；在所述第一掺杂层上形成与所述第一导电类型相反的第二导电类型的第一深阱，其中，所述第一深阱接触所述第一掺杂层的侧壁；在所述第一深阱的外围区域处形成所述第一导电类型的第二深阱；在所述第一深阱的凹槽内形成所述第二导电类型的第一重掺杂层；以及在所述第二深阱的凹槽内形成所述第一导电类型的第二重掺杂层，在形成所述第一掺杂层之前：使用注入形成所述第一导电类型的第三深阱，其中，所述第三深阱从所述第二衬底的所述正面延伸至所述第二衬底内的位置；其中，所述第三深阱形成为围绕所述第一深阱和所述第二深阱并且比所述第一深阱和所述第二深阱更深，所述第三深阱具有小于所述第一掺杂层的掺杂浓度；其中，所述第二衬底具有与所述第一掺杂层相反的导电类型。

在上述方法中，还包括：在将所述第一衬底接合至所述第二衬底之后，对所述第二衬底实施削薄工艺；在所述第二衬底的背面上方形成高k介电层；以及在所述高k介电层上方形成抗反射涂(arc)层。

在又一其它实施例中，本发明涉及形成堆叠的spad图像传感器的方法。该方法包括在第一衬底内形成多个有源器件并且在第一衬底上方形成第一互连结构。该方法还包括在第二衬底的正面内形成多个spad单元并且在第二衬底的正面上方形成第二互连结构。该方法还包括将第一衬底与第二衬底接合，从而使得多个spad单元通过第一互连结构和第二互连结构相应地连接至多个有源器件。

在上述方法中，其中，所述第一衬底和所述第二衬底通过所述第一互连结构的第一顶金属层和所述第二互连结构的第二顶金属层之间的金属至金属接合接合。

在上述方法中，其中，所述第一衬底和所述第二衬底通过贯氧化物通孔接合结构接合，其中，所述贯氧化物通孔接合结构连接所述第一互连结构的第一顶金属层和所述第二互连结构的第二顶金属层。

在上述方法中，形成所述多个spad单元包括：在所述第二衬底内形成p-型掺杂层；在所述p-型掺杂层上形成n-型深阱，其中，所述n-型深阱延伸到所述第二衬底至覆盖所述p-型掺杂层的侧壁表面；在所述n-型深阱的外围区域处形成p-型深阱，所述n-型深阱和所述p-型深阱由所述第二衬底分隔开；在所述n-型深阱的上表面的凹槽内形成重掺杂n-型层；以及在所述p-型深阱的上表面的凹槽内形成重掺杂p-型层。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。