半导体装置及其制造方法与流程

本发明涉及半导体工艺技术领域，尤其涉及半导体装置及其制造方法，更具体地，涉及双栅的石墨烯半导体装置及其制造方法。

背景技术：

随着半导体技术的不断发展，半导体器件的尺寸不断减小。基于硅材料的半导体器件是目前半导体技术的基础。至少在未来的相当长的一段时间内，基于硅材料的器件依然是半导体技术发展的主流。然而，若使半导体工艺技术依然保持按照摩尔定律发展，仅按比例减小器件的尺寸是无法满足需求的。因此，需要在器件尺寸减小的同时引入新的材料。

可以引入理想的新材料到现有的cmos制造工艺，从而在提高器件性能的同时降低芯片制造成本。石墨烯材料由于具有导热性能好、载流子迁移率大等特点，因此基于石墨烯的半导体器件被业界认为是未来能够提高硅基半导体器件的备选方案之一。

现有的图案化石墨烯的方法，主要包括光刻法和激光直写法。激光直写法虽然在图案化石墨烯的过程中不会引入其它试剂，但是该方法得到的图案化的石墨烯层存在不够精细、生产周期长的缺点。而光刻法在刻蚀中会引入其它试剂，其使用的显影液、剥离液会增加得到的图案化的石墨烯方阻。

因此，如何制造具有图案化的石墨烯层的器件，是目前半导体工艺发展中的挑战之一。

技术实现要素：

本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。

根据本发明的一个方面，提供一种半导体装置的制造方法，包括：提供衬底，衬底包括第一电介质层；在第一电介质层上形成下栅极材料层；将下栅极材料层图案化，以形成栅极线；在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线；对第二电介质层进行平坦化以露出栅极线的上表面；在第二电介质层和栅极线上形成绝缘缓冲材料层；图案化绝缘缓冲材料层，从而形成与栅极线交叉地延伸的绝缘缓冲层，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长石墨烯层；形成第三电介质层，以覆盖石墨烯层和第二电介质层；以及在第三电介质层上形成上部栅电极层。

根据本发明的另一个方面，提供了半导体装置的另一种制造方法，包括：提供衬底，衬底包括第一电介质层；在第一电介质层上形成下栅极材料层；将下栅极材料层图案化，以形成栅极线；在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线；对第二电介质层进行平坦化以露出栅极线的上表面；在第二电介质层和栅极线上形成绝缘缓冲材料层；图案化绝缘缓冲材料层，从而形成与栅极线交叉地延伸的绝缘缓冲层；形成图案化的第四电介质层，第四电介质层覆盖绝缘缓冲层的一部分并使得绝缘缓冲层的分离的部分露出，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的露出的部分上选择性地生长石墨烯层；形成第三电介质层，以覆盖石墨烯层和第四电介质层；以及在第三电介质层上形成上部栅电极层。

在一个实施例中，下栅极材料层包括多晶硅层和在多晶硅层上生长的掺杂的锗硅层。

在一个实施例中，下栅极材料层包括：多晶硅层，和在多晶硅层上形成的掺杂的钴的硅化物层或导电的硼的氮化物层。

在一个实施例中，利用甲烷和氢气，在900-1000摄氏度的温度下，采用化学气相沉积工艺在绝缘缓冲层上选择性生长石墨烯层。

在一个实施例中，绝缘缓冲材料层的材料包括铝的氧化物。

在一个实施例中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

在一个实施例中，还包括：将上部栅电极层图案化，以形成上部栅电极。

根据本发明的一个方面，提供了一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长的石墨烯层；覆盖石墨烯层和第二电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。

根据本发明的另一方面，提供了另一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸；覆盖绝缘缓冲层的一部分的第四电介质层，第四电介质层使得绝缘缓冲层的形成分离部分，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的分离的部分上选择性生长的石墨烯层；覆盖石墨烯层和第四电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。

在一个实施例中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。

在一个实施例中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。

在一个实施例中，绝缘缓冲层的材料包括铝的氧化物。

在一个实施例中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其他特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：

图1为根据本发明一个实施例的半导体装置的制造方法的示意流程图。

图2为根据本发明另一个实施例的半导体装置的制造方法的示意流程图。

图3a-图3j示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的立体图。

图4a-图4g示意性地示出了根据本发明另一个实施例的半导体装置的制造过程若干阶段的立体图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为根据本发明一个实施例的半导体装置的制造方法的示意流程图。图3a-图3j示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的立体图。下面将结合图1和图3a-图3j来进行说明。

如图1所示，在步骤101，提供衬底。

如图3所示，衬底可以包括基底层300和在基底层300上的第一电介质层302。基底层300可以由例如体半导体，如体硅等形成。第一电介质层302的材料可以包括例如硅的氧化物、硅的氮化物等。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来形成本发明的衬底，因此，在此不再就形成该衬底的工艺的细节进行详细说明。

回到图1，在步骤103，在第一电介质层上形成下栅极材料层。

在一种实现方式中，下栅极材料层可以包括多晶硅层3041(其可以是掺杂的)，可选地，还可以在多晶硅层3041上形成的另外的导电层3042。所述另外的导电层3042的材料可以包括，例如，掺杂的锗硅、掺杂的钴的硅化物或者导电的硼的氮化物。在一些这样的实施例中，多晶硅层3041可用于增强导电层3042至第一电介质层302的粘附，或者可以促进导电层3042的形成。

接着，如图1所示，在步骤105，将下栅极材料层图案化。

在一种实现方式中，可以利用本领域中的例如干法或湿法刻蚀等已知的方法、工艺步骤，对下栅极材料层图案化，从而形成如图3b所示的栅极线304。在如图所示的实施例中，栅极线304可以包括多晶硅层3041和导电层3042。

接着，如图1所示，在步骤107，在第一电介质层和栅极线上沉积第二电介质层以覆盖栅极线。

在一种实现方式中，在第一电介质层302和栅极线304上沉积第二电介质层306以覆盖栅极线304，如图3c所示。第二电介质层306的材料可以包括例如硅的氧化物、硅的氮化物等。

回到图1，在步骤109，对第二电介质层进行平坦化以露出栅极线的上表面。

在一种实现方式中，例如，可以利用化学机械平坦化(cmp)工艺等，对第二电介质层306进行平坦化，从而露出栅极线304的上表面，如图3d所示。

接着，如图1所示，在步骤111，在第二电介质层和栅极线上形成绝缘缓冲材料层。

在一种实现方式中，可以利用化学气相沉积等工艺步骤，在第二电介质层306和栅极线304上形成缓冲材料层308，如图3e所示。绝缘缓冲材料层308的材料可以适于选择性生长石墨烯层，并且包括铝的氧化物等。

接着，如图1所示，在步骤113，将绝缘缓冲材料层图案化。

在一种实现方式中，将绝缘缓冲材料层308图案化，从而形成与栅极线304交叉地延伸的绝缘缓冲层308，如图3f所示。绝缘缓冲层308中可以包括多个分离的部分。每一个分离的部分可以分别与一个或多个栅极线304对应，并于与对应的栅极线304交叉地延伸。例如，可以利用硅的氮化物等作为硬掩模，利用自对准双图形化(self-aligneddoublepatterning，简称sadp)工艺将绝缘缓冲材料层图案化，从而形成与栅极线304交叉地延伸的绝缘缓冲层308。之后，去除硬掩模。如此，得到如图3f所示的器件结构。

回到图1，在步骤115，在绝缘缓冲层上选择性地生长石墨烯层。

在一种实现方式中，可以利用例如甲烷和氢气，在900-1000摄氏度的温度环境中，利用化学气相沉积工艺在绝缘缓冲层308上选择性生长(in-situ)石墨烯层310。还可以利用其它技术方式，在绝缘缓冲层308上选择性地生长石墨烯层310，如图3g所示。

接着，如图1所示，在步骤117，形成第三电介质层，以覆盖石墨烯层和第二电介质层。

在一种实现方式中，如图3h所示，可以利用物理气相沉积工艺形成第三电介质层312，之后进行化学机械平坦化。第三电介质层312覆盖石墨烯层310和第二电介质层306。第三电介质层312的材料可以包括，例如：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

接着，如图1所示，在步骤119，在第三电介质层上形成上部电极层。

在一种实现方式中，如图3i所示，在第三电介质层312上形成上部栅电极层314，其中上部栅电极层314的材料可以包括适于作为栅极材料的多晶硅、金属、和/或金属的硅化物等材料。

可选的，如图1所示，在步骤119之后，还可以包括步骤121，将上部栅电极层314图案化，以形成上部栅电极316，如图3j所示。

本实施例中的半导体装置的制造方法，提供了利用石墨烯的选择性生长，避免了采用激光刻蚀或光刻等工艺图案化石墨烯带来的影响。同时，本发明的半导体装置还采用双栅极工艺，可以更好的控制电流。

图2为根据本发明另一个实施例的半导体装置的制造方法的示意流程图。图4a-图4g示意性地示出了根据本发明另一个实施例的半导体装置的制造过程若干阶段的立体图。下面将结合图2和图4a-图4g来进行说明。

如图2所示，步骤201-步骤211与图1所示的步骤101-步骤111相同或类似，因此，在此不再就步骤201-步骤211的工艺细节进行详细说明。

在步骤213，将绝缘缓冲材料层图案化。

在一种实现方式中，该步骤得到的器件立体示意图如图4a所示，基底层400上形成有第一电介质层402。基底层400可以是例如体半导体，如体硅等形成。第一电介质层402的材料可以包括例如硅的氧化物、硅的氮化物等。在第一电介质层402上覆盖有第二电介质层406，其顶部与栅极线404基本齐平，露出栅极线404的上表面。在栅极线404上形成有图案化的绝缘缓冲层408，其与栅极线404交叉地延伸。绝缘缓冲层408可以包括多个分离的部分。每一个分离的部分可以分别与多个栅极线404对应。绝缘缓冲层408的材料可以适于选择性生长石墨烯层，并且包括铝的氧化物等。

回到图2，在步骤215，形成图案化的第四电介质层。

在一种实现方式中，如图4b所示，可以利用化学气相沉积等工艺步骤，沉积第四电介质层409，以覆盖绝缘缓冲层408，第四电介质层409的材料可以包括硅的氧化物或硅的氮化物等。然后，利用图案化的掩模，对第四电介质层409进行干法刻蚀，并湿法去除残留，从而形成图案化的第四电介质层409，使得第四电介质层409覆盖绝缘缓冲层408的一部分，并使得绝缘缓冲层408的分离的部分露出，每一个分离的部分分别与一个或多个栅极线404对应，如图4c所示。

接着，如图2所示，在步骤217，在绝缘缓冲层的露出的部分上选择性地生长石墨烯层。

在一种实现方式中，可以利用例如甲烷和氢气，在900-1000摄氏度的温度环境中，利用化学气相沉积工艺在绝缘缓冲层408上选择性生长(in-situ)石墨烯层410。还可以利用其它技术方式，在绝缘缓冲层308上选择性地生长石墨烯层410，如图4d所示。

接着，回到图2，在步骤219，形成第三电介质层。

在一种实现方式中，如图4e所示，可以利用物理气相沉积工艺形成第三电介质层412，之后进行化学机械平坦化。第三电介质层412覆盖石墨烯层410和第四电介质层409。第三电介质层412的材料可以包括，例如：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

接着，如图2所示，在步骤221，在第三电介质层上形成上部栅电极层。

在一种实现方式中，如图4f所示，在第三电介质层412上形成上部栅电极层414，其中上部栅电极层414的材料可以包括用于作为栅极材料的多晶硅、金属、和/或金属的硅化物等材料。

可选的，如图2所示，在步骤221之后，还可以包括步骤223，将上部栅电极层414图案化，以形成上部栅电极416，如图4g所示。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来对上部栅极电极层414图案化，从而形成上部栅电极416，因此，在此不再就形成该衬底的工艺的细节进行详细说明。

本实施例的半导体装置的制造方法，可以降低对绝缘缓冲材料层图案化工艺步骤的复杂度，提供了利用石墨烯的选择性生长，避免了采用激光刻蚀或光刻等工艺图案化石墨烯带来的的影响。同时，本发明的半导体装置还采用双栅极工艺，可以更好的控制电流。

应理解，本公开还教导了一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸，其中，绝缘缓冲层中每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层上选择性地生长的石墨烯层；覆盖石墨烯层和第二电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。

在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。

在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。

在一种实现方式中，绝缘缓冲层的材料包括铝的氧化物。

在一种实现方式中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

本公开还教导了另一种半导体装置，包括：衬底，衬底包括第一电介质层；在第一电介质层上的第二电介质层和栅极线，其中第二电介质层的上表面与栅极线齐平；在第二电介质层和栅极线上的绝缘缓冲层，绝缘缓冲层与栅极线交叉地延伸；覆盖绝缘缓冲层的一部分的第四电介质层，第四电介质层使得绝缘缓冲层的形成分离部分，每一个分离的部分分别与一个或多个栅极线对应；在绝缘缓冲层的分离的部分上选择性生长的石墨烯层；覆盖石墨烯层和第四电介质层的第三电介质层；以及在第三电介质层上的上部栅电极。

在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的锗硅层。

在一种实现方式中，栅极线包括多晶硅层和在多晶硅层上的掺杂的钴的硅化物层或导电的硼的氮化物层。

在一种实现方式中，绝缘缓冲层的材料包括铝的氧化物。

在一种实现方式中，第三电介质层材料包括：硅的氧化物，铪的氧化物，不导电的硼的氮化物，或铝的氮化物。

至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。