半导体装置的制作方法

本发明一实施例涉及一种半导体装置。

背景技术：

由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征尺寸的不断减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装体相比利用较小区域的较小的封装体。半导体组件的某些较小类型的封装体包括方型扁平封装体(quadflatpackage，qfp)、引脚栅阵列(pingridarray，pga)封装体、球栅阵列(ballgridarray，bga)封装体等等。

当前，集成扇出型封装体因其紧凑性而正变得日渐流行。如何确保集成扇出型封装体的可靠性是一重要问题。

技术实现要素：

本发明一实施例提供一种包括集成电路、保护层及导通孔的半导体装置。所述集成电路包括至少一个导通垫。所述保护层覆盖所述集成电路。所述保护层包括接触开口，且所述导通垫被所述保护层的接触开口暴露出。所述导通孔嵌置在所述保护层的接触开口中，且所述导通孔通过所述接触开口电连接至所述导通垫。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图7示意性地说明根据本发明某些实施例的制作半导体装置的工艺流程。

图8至图15示意性地说明根据本发明某些实施例的制作集成扇出型封装体的工艺流程。

图16是说明根据本发明某些实施例的叠层封装(package-on-package，pop)结构的剖视图。

附图标号说明：

100、100a：集成电路；

110、110a：半导体衬底；

120：焊盘；

130、130a：钝化层；

132：接触开口；

140：导通图案；

140a：导通垫；

150、150’：保护层；

150a、150a’、150b、150b’、150c、150c’：图案化介电层；

152、152a、152a’、152b、152b’、152c、152c’：接触开口；

160、160’：导通孔；

210：绝缘材料；

210’：绝缘封装体；

220：重布线路结构；

222：层间介电层；

224：重布线导通层；

230：焊盘；

230a：球下金属(ubm)图案；

230b：连接垫；

240：导通球；

250：无源组件；

260：导通球；

300：封装体；

b：阻障层；

bl：阻障衬层；

c：载体；

ca：帽部；

db：脱粘层；

di：介电层；

o：接触开口；

op：开口；

p：柱部；

pr：图案化光刻胶层；

se：半导体装置；

tiv：贯穿绝缘体的导通孔；

w：晶片。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复参考编号和/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所示出的取向外还囊括装置在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或位于其他取向)且本文中所用的空间相对性用语可同样相应地进行解释。

图1至图7示意性地说明根据本发明某些实施例的制作半导体装置的工艺流程。

参照图1，提供包括排列成阵列的多个芯片或集成电路100的晶片w。在对晶片w实行晶片切割工艺(waferdicingprocess)之前，晶片w中的集成电路100是彼此连接的。在某些实施例中，晶片w包括半导体衬底110、形成在半导体衬底110上的多个焊盘120及钝化层130。钝化层130形成在半导体衬底110之上且包括多个接触开口132，以使得焊盘120被钝化层130的接触开口132局部地暴露出。举例而言，半导体衬底110可为硅衬底，所述硅衬底包括形成在所述硅衬底中的有源组件(例如，晶体管等)及无源组件(例如，电阻器、电容器、电感器等)；焊盘120可为铜焊盘或其他适合的金属焊盘；且钝化层130可为氧化硅层、氮化硅层、氮氧化硅层、或由其他适合的介电材料形成的介电层。

参照图2，在晶片w的钝化层130之上形成多个导通图案140，且通过钝化层130的接触开口132将导通图案140电连接至焊盘120。导通图案140由例如铝或其他金属制成。如图2中所示，导通图案140中的每一者包括第一端及第二端，导通图案140的第一端通过钝化层130的接触开口132电连接至焊盘120，且导通图案140的第二端可包括导通垫140a。

在形成包括导通垫140a的导通图案140之后，在钝化层130之上形成保护层150(即，后钝化层(post-passivationlayer))以局部地覆盖导通图案140。保护层150包括多个接触开口152，且导通图案140的导通垫140a被保护层150的接触开口152局部地暴露出。在某些实施例中，保护层150可包括堆叠在钝化层130上的多个图案化介电层150a、150b及150c。图案化介电层150a覆盖钝化层130及导通图案140，图案化介电层150a包括多个接触开口152a，且导通图案140的导通垫140a被图案化介电层150a的接触开口152a局部地暴露出。图案化介电层150b覆盖图案化介电层150a且覆盖被接触开口152a局部地暴露出的导通垫140a。图案化介电层150b包括多个接触开口152b，且导通垫140a被图案化介电层150b的接触开口152b局部地暴露出。图案化介电层150c局部地覆盖图案化介电层150b，图案化介电层150c包括多个接触开口152c，且图案化介电层150c的接触开口152c位于图案化介电层150b的接触开口152b上方。

图案化介电层150a可例如为氧化硅层、氮化硅层、氮氧化硅层、或由其他适合的无机介电材料形成的介电层。例如，图案化介电层150b可为聚酰亚胺(polyimide，pi)层、聚苯并恶唑(polybenzoxazole，pbo)层、或其他适合的聚合物(或有机)层，且图案化介电层150c可为聚酰亚胺(pi)层、聚苯并恶唑(pbo)层、或其他适合的聚合物(或有机)层。图案化介电层150b及图案化介电层150c可由相同的材料或不同的材料制成。在制作聚合物层期间，需要在所述聚合物层的图案化工艺之后实行固化工艺(curingprocess)。

如图2中所示，接触开口152b的尺寸(例如，直径)例如小于接触开口152a的尺寸(例如，直径)，且接触开口152c的尺寸(例如，直径)例如大于接触开口152b的尺寸(例如，直径)。在某些实施例中，接触开口152a的尺寸(例如，直径)可实质上等于接触开口152c的尺寸(例如，直径)。由于接触开口152b的尺寸小于接触开口152a的尺寸，因此图案化介电层150a被图案化介电层150b完全覆盖，且保护层150的接触开口152由接触开口152b及接触开口152c构成。应注意，阐述接触开口152a、152b及152c的尺寸仅是为了说明，本发明并不仅限于此。

如图2中所示，堆叠的图案化介电层150a、150b及150c可为无机介电层、有机介电层、或其组合。保护层150的图案化介电层的数目在本发明中不受限制。在某些实施例中，可在钝化层130上形成无机介电层，且可形成有机介电层来覆盖所述无机介电层。在某些替代实施例中，可在钝化层130上形成无机介电层，且可在所述无机介电层之上形成及堆叠多个有机介电层。

参照图3，在形成包括接触开口152的保护层150(即，后钝化层)之后，将阻障层b溅镀至被接触开口152暴露出的保护层150及导通垫140a上。阻障层b共形地或顺应地覆盖被接触开口152暴露出的保护层150的表面及导通垫140a。在某些实施例中，阻障层b可为通过溅镀工艺(sputteringprocess)形成的导通层(例如，ti/cu层)。

参照图4，在阻障层b上形成包括多个开口op的图案化光刻胶层pr。图案化光刻胶层pr的开口op对应于保护层150的接触开口152。换句话说，图案化光刻胶层pr的开口op位于保护层150的接触开口152上方。阻障层b被图案化光刻胶层pr的开口op局部地暴露出。图案化光刻胶层pr被形成以定义导通孔或导通柱(图4中未示出)的形成位置。

在某些实施例中，为了方便制作依序形成的导通孔或导通柱(图4中未示出)，开口op的尺寸(例如，直径)例如大于接触开口152的尺寸(例如，直径)。然而，阐述开口op的尺寸仅是为了说明，本发明并不仅限于此。

参照图5，实行镀覆工艺(platingprocess)。在镀覆工艺期间，阻障层b的功能为所述镀覆工艺的种子层(seedlayer)，且将多个柱部p镀覆至阻障层b上。在接触开口152及开口op中镀覆柱部p。柱部p例如为铜柱或其他适合的金属柱。在某些实施例中，可通过上述镀覆工艺在柱部p的顶表面上可选地形成多个帽部ca。在某些实施例中，帽部ca为焊料帽(soldercap)或其他适合的合金帽。

当帽部ca的材料与柱部p的材料不同时，可在后续热处理期间形成金属间化合物(intermetalliccompound)。如图5中所示，柱部p不直接接触保护层150。换句话说，柱部p与保护层150被阻障层b间隔开。因此，阻障层b能够阻挡金属间化合物扩散至保护层150的表面上，且保护层150与导通孔160之间的粘附不会因所述金属间化合物而劣化。

在实行所述镀覆工艺之后，移除图案化光刻胶层pr，且局部地暴露出阻障层b。此外，导通孔160的顶表面的水平高度高于保护层150的顶表面的水平高度。

参照图5及图6，使用柱部p作为硬掩膜，通过刻蚀工艺(etchingprocess)来移除阻障层b的未被柱部p覆盖的部分直至暴露出保护层150为止。在对阻障层b进行图案化之后，在柱部p之下形成多个阻障衬层bl。阻障衬层bl与柱部p自对准(self-aligned)。

如图6中所示，在形成阻障衬层bl之后，多个导通孔160便已完成。导通孔160中的每一者包括阻障衬层bl及柱部p。阻障衬层bl配置于接触开口152中，且阻障衬层bl覆盖导通垫140a的被接触开口152暴露出的表面。柱部p嵌置在接触开口152中，且阻障衬层bl位于柱部p与保护层150之间。此外，柱部p与保护层150被阻障衬层bl间隔开。

在形成导通孔160之后，对晶片w的后表面可选地实行后侧抛光工艺(backsidegrindingprocess)。在晶片w的后侧抛光工艺期间，半导体衬底110被抛光以降低晶片w的厚度。

由于在制作导通孔160(示出于图6中)之前形成保护层150(示出于图2中)，因此保护层150与导通孔160之间的粘附可不受保护层150中的聚合物层的热处理(即，固化工艺)影响，且因此，所述半导体装置的可靠性得到增强。

参照图7，对晶片w实行晶片切割工艺，进而使得制作出多个半导体装置se。半导体装置se中的每一者包括集成电路100a、保护层150’及至少一个导通孔160，集成电路100a包括形成在集成电路100a上的至少一个导通垫140a。保护层150’覆盖集成电路100a，保护层150’包括至少一个接触开口152，且导通垫140a被保护层150’的接触开口152暴露出。所述至少一个导通孔160嵌置在保护层150’的接触开口152中，且所述至少一个导通孔160通过接触开口152电连接至导通垫140a。如图7中所示，示出两个导通垫140a、两个接触开口152及两个导通孔160是用于说明，然而本发明并不仅限于此。

如图7中所示，保护层150’可包括堆叠在钝化层130上的多个图案化介电层150a’、150b’及150c’。图案化介电层150a’覆盖钝化层130a及导通图案140，图案化介电层150a’包括多个接触开口152a’，且导通图案140的导通垫140a被图案化介电层150a’的接触开口152a’局部地暴露出。图案化介电层150b’覆盖图案化介电层150a’且覆盖被接触开口152a’局部地暴露出的导通垫140a，图案化介电层150b’包括多个接触开口152b’，且导通垫140a被图案化介电层150b’的接触开口152b’局部地暴露出。图案化介电层150c’局部地覆盖图案化介电层150b’，图案化介电层150c’包括多个接触开口152c’，且图案化介电层150c’的接触开口152c’位于图案化介电层150b’的接触开口152b’上方。

在某些实施例中，导通孔160的顶表面的水平高度高于保护层150’的顶表面的水平高度。

在某些实施例中，集成电路100a可包括半导体衬底110a、形成在半导体衬底110a上的焊盘120、钝化层130a及导通图案140。如图6及图7中所示，半导体衬底110a、钝化层130a及保护层150’的材料及特性均相同于半导体衬底110、钝化层130及保护层150。因此，不再对半导体衬底110a、钝化层130a及保护层150’予以详细说明。

图8至图15示意性地说明根据本发明某些实施例的制作集成扇出型封装体的工艺流程。

参照图8，提供上面形成有脱粘层db及介电层di的载体c，其中脱粘层db位于载体c与介电层di之间。在某些实施例中，例如，载体c是玻璃衬底，脱粘层db是形成在所述玻璃衬底上的光-热转换(light-to-heatconversion，lthc)释放层，且介电层di是形成在脱粘层db上的聚苯并恶唑(pbo)层。在提供所述上面形成有脱粘层db及介电层di的载体c之后，在介电层di上形成多个贯穿绝缘体的导通孔tiv。在某些实施例中，所述多个贯穿绝缘体的导通孔tiv是通过光刻胶涂布(photoresistcoating)、光刻(photolithography)、镀覆及光刻胶剥除工艺(photoresiststrippingprocess)形成。例如，贯穿绝缘体的导通孔tiv包括铜杆或其他适合的金属杆。

如图8中所示，在某些实施例中，拾取上面分布有导通孔160的半导体装置se中的一者并放置在介电层di上。通过芯片贴合膜(dieattachmentfilm，daf)、粘附膏(adhesionpaste)等将半导体装置se贴合或粘附在介电层di上。在某些替代实施例中，拾取多于一个半导体装置se并放置在介电层di上，其中可将放置在介电层di上的半导体装置se排列成阵列。当放置在介电层di上的半导体装置se被排列成阵列时，贯穿绝缘体的导通孔tiv可被分成多个组。半导体装置se的数目对应于贯穿绝缘体的导通孔tiv的所述组的数目。

如图8中所示，在形成贯穿绝缘体的导通孔tiv之后，拾取半导体装置se并放置在介电层di上。然而，本发明并不仅限于此。在某些替代实施例中，在形成贯穿绝缘体的导通孔tiv之前拾取半导体装置se并放置在介电层di上。

参照图9，在介电层di上形成绝缘材料210，以覆盖半导体装置se及贯穿绝缘体的导通孔tiv。在某些实施例中，绝缘材料210是由模塑工艺(moldingprocess)形成的模塑料(moldingcompound)。半导体装置se的导通孔160及保护层150’被绝缘材料210覆盖。换句话说，半导体装置se的导通孔160及保护层150’不会显露出且被绝缘材料210很好地保护。在某些实施例中，绝缘材料210包括环氧树脂或其他适合的介电材料。

参照图10，接着对绝缘材料210进行抛光直至暴露出导通孔160的顶表面及保护层150’的顶表面为止。在某些实施例中，绝缘层210是通过机械抛光工艺(mechanicalgrindingprocess)和/或化学机械抛光(chemicalmechanicalpolishing，cmp)工艺进行抛光。在绝缘材料210被抛光之后，在介电层di之上形成绝缘封装体210’。在绝缘材料210的抛光工艺期间，导通孔160’的位于接触开口152外的部分受到抛光，进而使得在接触开口152中形成多个导通孔160’。在某些实施例中，在绝缘材料210的抛光工艺期间，贯穿绝缘体的导通孔tiv的部分也受到抛光。

如图10中所示，绝缘封装体210’会包覆住半导体装置se的侧壁，且绝缘封装体210’被贯穿绝缘体的导通孔tiv穿透。换句话说，半导体装置se及贯穿绝缘体的导通孔tiv嵌置在绝缘封装体210’中。应注意，贯穿绝缘体的导通孔tiv的顶表面、绝缘封装体210’的顶表面及导通孔160’的顶表面与保护层150’的顶表面实质上共面。

参照图11，在形成绝缘封装体210’及保护层150’之后，在贯穿绝缘体的导通孔tiv的顶表面上、绝缘封装体210’的顶表面上、导通孔160’的顶表面上及保护层150’的顶表面上形成与半导体装置se的导通孔160’电连接的重布线路结构220。将结合图11详细阐述重布线路结构220。

参照图11，重布线路结构220包括交替地堆叠的多个层间介电层(inter-dielectriclayer)222及多个重布线导通层224，且重布线导通层224电连接至半导体装置se的导通孔160’及嵌置在绝缘封装体210’中的贯穿绝缘体的导通孔tiv。在某些实施例中，导通孔160’的顶表面及贯穿绝缘体的导通孔tiv的顶表面与重布线路结构220接触。导通孔160’的顶表面及贯穿绝缘体的导通孔tiv的顶表面被最底部的层间介电层222局部地覆盖。

如图12中所示，在形成重布线路结构220之后，接着在重布线路结构220的最顶部的重布线导通层224上形成多个焊盘230。焊盘230包括用于植球的多个球下金属(under-ballmetallurgy，ubm)图案230a及用于安装无源组件的多个连接垫230b。焊盘230电连接至重布线路结构220的最顶部的重布线导通层224。换句话说，焊盘230通过重布线路结构220电连接至半导体装置se的导通孔160’及贯穿绝缘体的导通孔tiv。应注意，球下金属图案230a的数目及连接垫230b的数目在本发明中不受限制。

参照图13，在形成球下金属图案230a及连接垫230b之后，在球下金属图案230a上放置多个导通球240，且在连接垫230b上安装多个无源组件250。在某些实施例中，可通过植球工艺(ballplacementprocess)在球下金属图案230a上放置导通球240，且可通过焊接工艺(solderprocess)或回焊工艺(reflowprocess)在连接垫230b上安装无源组件250。在某些实施例中，导通球240的高度例如大于无源组件250的高度。

参照图13及图14，在焊盘230上安装导通球240及无源组件250之后，将形成在绝缘封装体210’的底表面上的介电层di自脱粘层db脱粘，进而使得介电层di从载体c分离。在某些实施例中，可通过紫外线(uv)激光来照射脱粘层db(例如，所述lthc释放层)，进而使得介电层di从载体c剥离。

如图14中所示，接着对介电层di进行图案化，进而使得形成多个接触开口o来暴露出贯穿绝缘体的导通孔tiv的底表面。接触开口o的数目及位置对应于贯穿绝缘体的导通孔tiv的数目。在某些实施例中，通过激光钻孔工艺或其他适合的图案化工艺来形成介电层di的接触开口o。

参照图15，在介电层di中形成接触开口o之后，在贯穿绝缘体的导通孔tiv的被接触开口o暴露出的底表面上放置多个导通球260。并且，导通球260可例如被回焊成与贯穿绝缘体的导通孔tiv的底表面接合。如图15中所示，在形成导通球240及导通球260之后，具有双侧端子设计(即，导通球240及260)的集成电路100的集成扇出型封装体便已完成。

图16是说明根据本发明某些实施例的叠层封装(pop)结构的剖视图。参照图16，接着提供另一封装体300。在某些实施例中，封装体300是例如存储器装置或其他适合的半导体装置。封装体300通过导通球260堆叠在图15中所示的集成扇出型封装体之上且电连接至所述集成扇出型封装体，从而制作出叠层封装(pop)结构。

由于在形成导通孔160之前形成保护层150，因此导通孔160与保护层150之间的粘附良好，且在导通孔160与保护层150之间的界面处不发生层离(delamination)。

根据某些实施例，提供一种包括集成电路、保护层及导通孔的半导体装置。所述集成电路包括至少一个导通垫。所述保护层覆盖所述集成电路。所述保护层包括接触开口，且所述导通垫被所述保护层的接触开口暴露出。所述导通孔嵌置在所述保护层的接触开口中，且所述导通孔通过所述接触开口电连接至所述导通垫。

在所述的半导体装置中，所述保护层包括堆叠在所述集成电路之上的多个图案化介电层。

在所述的半导体装置中，所述保护层包括：无机介电层，覆盖所述集成电路；以及有机介电层，覆盖所述无机介电层。

在所述的半导体装置中，所述保护层包括：无机介电层，覆盖所述集成电路；以及多个有机介电层，堆叠在所述无机介电层之上。

在所述的半导体装置中，所述导通孔包括：阻障衬层，配置于所述接触开口中，且所述阻障衬层覆盖所述导通垫的被所述接触开口暴露出的表面；以及柱部，嵌置在所述接触开口中，其中所述阻障衬层位于所述柱部与所述保护层之间。

在所述的半导体装置中，所述柱部不直接接触所述保护层。

在所述的半导体装置中，所述柱部与所述保护层通过所述阻障衬层间隔开。

在所述的半导体装置中，所述导通孔的顶表面的水平高度高于所述保护层的顶表面的水平高度。

根据某些替代实施例，提供一种包括半导体装置、绝缘封装体及重布线路结构的集成扇出型封装体。所述半导体装置包括集成电路、保护层及导通孔。所述集成电路包括至少一个导通垫。所述保护层覆盖所述集成电路。所述保护层包括接触开口，且所述导通垫被所述保护层的所述接触开口暴露出。所述导通孔嵌置在所述保护层的所述接触开口中，且所述导通孔通过所述接触开口电连接至所述导通垫。所述绝缘封装体封装所述半导体装置。所述重布线路结构配置在所述半导体装置及所述绝缘封装体上，且所述重布线路结构电连接至所述半导体装置的导通孔。

在所述的集成扇出型封装体中，所述保护层包括堆叠在所述集成电路之上的多个图案化介电层。

在所述的集成扇出型封装体中，所述保护层包括：无机介电层，覆盖所述集成电路；以及有机介电层，覆盖所述无机介电层。

在所述的集成扇出型封装体中，所述保护层包括：无机介电层，覆盖所述集成电路；以及多个有机介电层，堆叠在所述无机介电层之上。

在所述的集成扇出型封装体中，所述导通孔包括：阻障衬层，配置于所述接触开口中，且所述阻障衬层覆盖所述导通垫的被所述接触开口暴露出的表面；以及柱部，嵌置在所述接触开口中，其中所述阻障衬层位于所述柱部与所述保护层之间。

在所述的集成扇出型封装体中，所述柱部不直接接触所述保护层。

在所述的集成扇出型封装体中，所述柱部与所述保护层通过所述阻障衬层间隔开。

在所述的集成扇出型封装体中，所述导通孔的顶表面与所述保护层的顶表面实质上共面。

根据某些替代实施例，提供一种包括以下步骤的半导体装置的制作方法。提供包括至少一个导通垫的集成电路。在所述集成电路上形成保护层，其中所述保护层包括接触开口，且所述导通垫被所述保护层的所述接触开口暴露出。在形成所述保护层之后形成导通孔，其中所述导通孔嵌置在所述保护层的所述接触开口中，且所述导通孔通过所述接触开口电连接至所述导通垫。

在所述的半导体装置的制作方法中，形成所述保护层的方法包括：形成堆叠在所述集成电路之上的多个图案化介电层。

在所述的半导体装置的制作方法中，形成所述导通孔的方法包括：在所述保护层及被所述接触开口暴露出的所述导通垫上形成阻障层；在所述阻障层上形成柱部，所述阻障层被所述柱部局部地覆盖，且所述柱部嵌置在所述接触开口中；以及将所述阻障层图案化，以在所述柱部与所述保护层之间形成阻障衬层。

在所述的半导体装置的制作方法中，所述柱部与所述保护层通过所述阻障衬层间隔开。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，他们可容易地使用本发明作为设计或修改其他工艺及结构的基础来实施与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及变更。