半导体结构及其形成方法与流程

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术：

晶体管作为最基本的半导体器件目前正被广泛应用。随着集成电路中元器件密度和集成度的提高，晶体管的尺寸越来越小。随着晶体管尺寸的缩小，晶体管沟道长度、栅极长度也随之缩短。晶体管沟道长度的缩短使缓变沟道的近似不再成立，引起短沟道效应，进而产生漏电流，影响半导体器件的性能。通过对晶体管沟道区引入应力，能够提高沟道内载流子的迁移率，进而提高晶体管的驱动电流，从而抑制晶体管的漏电流。

对晶体管沟道区引入应力的方法为，在晶体管内形成应力层，用于向pmos晶体管的沟道区提供压应力、向nmos晶体管的沟道区引入拉应力，以提高晶体管沟道区内载流子的迁移率，进而改善晶体管的性能。具体的，应力层通常由锗硅材料或碳硅材料形成，通过应力层与硅晶体之间的晶格失配而形成压应力或拉应力。

但是现有技术所形成的具有应力层的半导体结构往往存在电学性能欠佳的问题。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底，所述衬底内具有多个隔离结构；形成位于相邻隔离结构之间衬底上的栅极结构；在所述栅极结构两侧的衬底内形成应力层；在所述应力层上形成帽层，形成帽层的工艺包括旋涂工艺。

可选的，在所述应力层上形成帽层的步骤包括：通过旋涂工艺在所述应力层上形成前驱层；对所述前驱层进行固化处理，形成所述帽层。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层为聚硅烷层。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层的材料包括聚乙硅烷和环戊硅烷中的一种或两种。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层还包括溶剂，所述溶剂为碳氢化合物，所述碳氢化合物中碳的原子数大于4。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述碳氢化合物为c5h12。

可选的，形成所述前驱层之后，固化处理之前，所述形成方法还包括：通过回刻的方式去除部分厚度的所述前驱层。

可选的，回刻所述前驱层的步骤包括：通过干法刻蚀的方式回刻所述前驱层。

可选的，对所述前驱层进行固化处理的步骤包括：对所述前驱层进行烘焙处理；对经烘焙处理的前驱层进行退火处理，以形成所述帽层。

可选的，对所述前驱层进行烘焙处理的步骤中，所述烘焙处理的温度在150℃到350℃范围内，所述烘焙处理的时间在5分钟到15分钟范围内。

可选的，对经烘焙处理的前驱层进行退火处理的步骤中，所述退火处理的温度在350℃到800℃范围内，所述退火处理的时间在2分钟到8分钟范围内。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤和对所述前驱层进行固化处理的步骤中的一个或两个步骤包括：在惰性气体气氛下进行所述旋涂工艺或所述固化处理，所述惰性气体的压强在200torr到500torr范围内。

可选的，形成应力层的步骤包括：在所述栅极结构两侧的衬底内形成开口；向所述开口内填充应力材料，形成所述应力层。

可选的，形成应力层的步骤包括：形成“∑”形的应力层。

可选的，形成应力层的步骤包括：所述应力层的材料为锗硅材料。

可选的，向所述开口内填充应力材料的步骤包括：通过外延生长的方式向所述开口内填充应力材料。

可选的，形成帽层之后，所述形成方法还包括：形成覆盖所述帽层的金属层。

可选的，形成所述金属层的步骤中，所述金属层的材料为镍。

相应的，本发明还提供一种半导体结构，包括：

衬底，所述衬底内具有多个隔离结构；位于相邻隔离结构之间衬底上的栅极结构；位于栅极结构两侧衬底内的应力层；位于所述应力层上的帽层，所述帽层为通过旋涂工艺所形成的帽层。

可选的，所述帽层的材料包括硅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案，在形成应力层后，在所述应力层上形成帽层，形成所述帽层的工艺包括旋涂工艺。由于形成所述帽层的工艺包括旋涂工艺，所以所形成帽层的形貌不会随着所述应力层形貌的变化而变化，而且栅极结构之间的多个帽层具有齐平的表面，所以所形成的帽层能够较好实现对所述应力层形貌的修复，从而有利于提高所形成帽层的表面形貌，有利于改善所形成半导体结构的电学性能。

本发明可选方案中，形成聚硅烷材料的所述帽层之后，形成覆盖所述帽层的金属层，以形成金属硅化物减小接触电阻。形成修复层的技术方案相比，本发明技术方案直接通过帽层实现对所述应力层形貌的修复，简化了工艺步骤，有利于降低工艺难度，提高良率。

附图说明

图1至图3是一种具有应力层的半导体结构形成方法各个步骤对应的结构示意图；

图4至图9是本发明半导体结构形成方法一实施例各个步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有技术中具有应力层的半导体结构存在电学性能不良的问题。现结合一种具有应力层的半导体结构的形成方法分析其性能不良问题的原因：

参考图1至图3，示出了一种具有应力层的半导体结构形成方法各个步骤对应的结构示意图。

参考图1，提供衬底10，所述衬底10内具有隔离结构11；形成位于相邻隔离结构11之间衬底10上的栅极结构12；在栅极结构12两侧的衬底100内形成应力层13；在所述应力层13上形成帽层14。

具体的，形成所述应力层13的步骤包括：在栅极结构12两侧的衬底100内形成开口；向所述开口内填充应力材料，形成所述应力层13。

所述应力层12的材料为锗硅。外延生长填充锗硅材料的过程中，锗硅材料在硅衬底不同晶面上的生长速度不相同，在(100)面上的生长速度大于在(111)面上的生长速度。因此在形成的应力层13过程中，与所述隔离结构11相邻接的应力层13往往会出现比较严重的小平面效应(faceteffect)，造成与所述隔离结构13相邻接的应力层13无法完全填充开口，从而使所形成应力层13的形貌出现缺陷(如图1中圈15内所示)。

应力层13形貌出现缺陷，会使在所述应力层13上所形成的帽层14也容易随之出现缺陷，会增大形成所述帽层13的工艺难度，难以保证所形成帽层14的形貌；因此在后续工艺中，特别是在形成接触孔的过程中帽层14很容易出现损伤而露出所述应力层13。应力层13的暴露，会增加应力层13受损的可能，从而影响形成半导体结构的良率，影响半导体结构的性能。

为了改善应力层13形貌的缺陷，一种方法是通过控制应力层13生长的工艺条件，尽量减少应力层13出现小平面效应，以提高应力层13的形貌。但是这种做法对应力层13形貌缺陷的改善效果有限。

另一种方法是，如图2所示，在所述栅极结构12和所述应力层13上形成多晶硅的修复层15；之后如图3所示，再通过回刻的方式去除所述栅极结构12顶部和侧壁的修复层15(如图2所示)，使剩余位于所述应力层13上的所述修复层15修正所述应力层13的形貌。

但是，采用修复层15修复所述应力层13形貌的做法中，所述修复层15厚度的控制难度以及对回刻修复层15工艺的控制难度均较大：

如果形成修复层15的厚度过大，或者回刻所述修复层15的厚度太小，由于多晶硅材料的修复层15常常是保形覆盖于所述栅极结构12和所述应力层13上的，因此在回刻所述修复层15时，往往很容易在所述栅极结构12侧壁残留修复层15(如图3中圈18内所示)。在后续形成插塞时，在所述栅极结构12侧壁残留的修复层15很容易形成金属硅化物，从而引起所形成插塞和栅极结构12之间出现短接，影响所形成半导体结构的性能。

如果形成修复层15的厚度过小，或者回刻所述修复层15的厚度太大，则被去除的所述修复层15过多，剩余的所述修复层15太少，所述修复层15修复所述应力层13缺陷的功能不明显(如图3中圈17内所示)。

为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底，所述衬底内具有多个隔离结构；形成位于相邻隔离结构之间衬底上的栅极结构；在所述栅极结构两侧的衬底内形成应力层；在所述应力层上形成帽层，形成帽层的工艺包括旋涂工艺。

本发明技术方案，在形成应力层后，在所述应力层上形成帽层，形成所述帽层的工艺包括旋涂工艺。由于所述帽层是通过旋涂工艺形成的，所以所形成帽层的形貌不会随着所述应力层形貌的变化而变化，而且栅极结构之间的多个帽层具有齐平的表面，所以所形成的帽层能够较好实现对所述应力层形貌的修复，从而有利于提高所形成帽层的表面形貌，有利于改善所形成半导体结构的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图4至图9，示出了本发明半导体结构形成方法一实施例各个步骤所对应的结构示意图。

参考图4，提供衬底100，所述衬底100内具有多个隔离结构101。

所述衬底100用于提供工艺操作平台。

本实施例中，所述衬底100的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。

所述隔离结构101用于电隔离相邻有源区(activearea，aa)。

所述隔离结构101的材料为氧化硅。本发明其他实施例中，所述隔离结构101的材料还可以为氟硅玻璃、氟掺杂的硅酸盐玻璃和正硅酸四乙酯等其他绝缘材料。

形成所述隔离结构101的步骤包括：在所述衬底100上形成隔离图形层；以所述隔离图形层为掩膜，刻蚀所述衬底100，在所述衬底100内形成隔离开口；向所述隔离开口内填充介质材料，形成所述隔离结构101。

需要说明的是，本实施例中，所述半导体结构为平面晶体管，因此所述衬底100为平面衬底。在其他实施例中，所述半导体结构还可以为鳍式场效应管；相应的，所述衬底上具有分立的鳍部。所述隔离结构位于鳍部露出的衬底上。所述隔离结构顶部表面低于所述鳍部的顶部表面，且覆盖所述鳍部部分侧壁的表面。

继续参考图4，形成位于相邻隔离结构101之间衬底100上的栅极结构112。

所述栅极结构112用于控制所形成半导体结构中沟道的导通和截断。本实施例中，所述栅极结构112为所形成半导体结构的栅极结构。本发明其他实施例中，所述栅极结构还可以为“后栅工艺”中的伪栅结构，用于为后续所形成的栅极占据空间位置。

需要说明的是，本实施例中，所述形成方法还包括：在形成所述栅极结构112的过程中，形成位于所述隔离结构101上的伪栅结构111。本实施例中，所述栅极结构112和所述伪栅结构111的结构相同，包括栅极层以及位于所述栅极层侧壁的侧墙。

所述栅极层可以为单层结构或叠层结构。所述栅极层包括电极层；或者所述栅极层包括位于所述衬底上的栅介质层以及位于所述栅介质层上的电极层。其中，所述电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述栅介质层的材料为氧化硅或氮氧化硅。所述侧墙可以为单层结构或叠层结构。所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，本实施例中，所述栅极结构112和所述伪栅结构111均由多晶硅的电极层、氧化硅的栅介质层以及氮化硅的侧墙构成。

所述栅极结构112和所述伪栅结构111可以同时形成。具体的，形成所述栅极结构112和所述伪栅结构111的步骤包括：在所述衬底100上形成栅极材料层；在所述栅极材料层上形成栅极图形层；以所述栅极图形层为掩膜，刻蚀所述栅极材料层，去除部分衬底100上的栅极材料层形成栅极层；形成覆盖所述衬底100以及所述栅极层的侧墙材料层；去除所述衬底100上以及所述栅极层上的侧墙材料层，形成所述侧墙。

本发明其他实施例中，所述半导体结构为鳍式场效应晶体管；相应的，形成所述栅极结构的步骤中，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。

结合参考图4和图5，在所述栅极结构112两侧的衬底100内形成应力层130。

所述应力层130用于形成晶体管的源区或漏区。

具体的，所述半导体结构为p型晶体管，所以所述应力层130的材料为锗硅材料。本实施例中，形成应力层130的步骤包括：形成“∑”形的应力层130，从而所述应力层130具有指向沟道区域的凸出尖端，向所述沟道区域引入更大的应力。

形成所述应力层130的步骤包括：如图4所示，刻蚀所述栅极结构112两侧的衬底100，在所述栅极结构112两侧的衬底100内形成开口120；如图5所示，向所述开口120内填充应力材料，形成所述应力层130。

所述开口120用于为应力层的形成提供工艺空间。

由于所形成的应力层130为“∑”形，因此所述开口120的形状为“∑”形。本实施例中，所述衬底100的材料为硅，所以所述开口120底部为(100)面，所述开口120的侧壁为(111)面。

本实施例中，位于相邻栅极结构112之间为第一开口121。所述第一开口121位于衬底100内，即由衬底100围成；位于所述栅极结构112和所述伪栅结构111之间的开口120为第二开口122。所述第二开口122与所述隔离结构101相邻接，即所述第二开口122由所述衬底100和所述隔离结构101围成。

填充应力材料的步骤用于形成所述应力层130。

具体的，向所述开口120内填充应力材料的步骤包括：通过外延生长的方式向所述开口120内填充应力材料，以形成应力层130。由于所述应力层130的材料为锗硅材料，所以所述应力材料为锗硅材料。

本实施例中，位于第一开口121(如图4所示)内的应力层130为第一应力层131；位于第二开口122(如图4所示)内的应力层130为第二应力层132。

由于所述开口120的底部为(100)面，所述开口120的侧壁为(111)面，所以通过外延生长方式填充应力材料的过程中，所述应力层130在所述开口120侧壁上的生长速度小于所述应力层130在所述开口120底部的生长速度。此外应力层130在隔离结构101表面的生长速度小于应力层130在衬底100表面的生长速度。

所以所述第一应力层131两侧的生长速度相近，所以所述第一应力层131能够完全填充所述第一开口121，即所述第一应力层131的表面形貌较好；所述第二应力层132靠近隔离结构101一侧的生长速度较慢，所以所述第二应力层132无法完全填充所述第二开口132，在靠近所述隔离结构101一侧出现缺陷(如图5中圈133内所示)，所述第二应力层132的形貌不佳。

需要说明的是，本实施例中，所述形成方法还包括：对所述应力层130进行离子掺杂，以形成源漏掺杂区。具体的，对所述应力层130进行离子掺杂的步骤可以通过形成应力层130的过程中，进行原位自掺杂；或者形成应力层130之后对所述应力层130进行离子注入。本实施例中，所述半导体结构为p型晶体管，所以所述掺杂离子为p型离子，例如b、ga或in。

参考图6至图9，在所述应力层130上形成帽层140，形成所述帽层140的步骤包括旋涂工艺。

所述帽层140用于后续与金属反应，形成金属硅化物以减小所述应力层的接触电阻。此外，所述帽层140还用于修复所述应力层130的形貌缺陷，以提高所形成半导体结构的性能。

由于形成所述帽层的工艺包括旋涂工艺。由于旋涂工艺是利用离心力使胶液均匀的分布在高速旋转的基片上，所以所形成帽层140的形貌不会随着所述应力层130形貌的变化而变化，而且栅极结构112之间的多个帽层140具有齐平的表面，所以所形成的帽层140能够较好实现对所述应力层130形貌的修复，从而有利于提高所形成帽层140的表面形貌，有利于改善所形成半导体结构的电学性能。

具体的，在所述应力层130上形成帽层140的步骤包括：

如图6和图7，通过旋涂工艺在所述应力层130上形成前驱层141。

所述前驱层141用于形成所述帽层。

具体的，通过旋涂工艺在所述应力层130上形成前驱层141的步骤中，所述前驱层141为聚硅烷层。本实施例中，所述前驱层141的材料包括聚乙硅烷(polydihydrosilance)和环戊硅烷(crcropentasilan)中的一种或两种。

此外，所述通过旋涂工艺在所述应力层130上形成前驱层141的步骤中，所述前驱层141还包括溶剂，所述溶剂为碳氢化合物，所述碳氢化合物中碳的原子数大于4，例如c5h12。

所以聚乙硅烷(polydihydrosilance)或环戊硅烷(crcropentasilan)与碳氢化合物的溶剂形成含硅前驱物质。所述含硅前驱物质具有一定的流动性；通过旋涂工艺将具有流动性的含硅前驱物质涂覆于所述应力层130上以形成所述前驱层141。

需要说明的是，为了促使前驱层141内气体的析出，减少所述前驱层141内气泡的形成，提高所形成前驱层141的质量，本实施例中，通过旋涂工艺在所述应力层上形成前驱层的步骤包括：在充满惰性气体的低压环境下进行旋涂工艺。具体的，所述旋涂工艺在n2、he、ne或ar中一种或多种气体中进行。

所述惰性气体的压强如果太高，不利于所形成前驱层141中气体的析出，不利于减少前驱层141内气泡的形成；所述惰性气体的压强如果太低，则会造成能源浪费、增加工艺难度。本实施例中，所述惰性气体的压强范围在200torr到500torr范围内。

形成所述前驱层141之后，参考图8和图9，对所述前驱层141(如图7所示)进行固化处理，形成所述帽层140。

需要说明的是，本实施例中，为了使所形成前驱层141完全填充于相邻栅极结构112之间，所述前驱层141覆盖所述栅极结构112。所以形成所述前驱层141之后，进行固化处理之前，所述形成方法还包括：通过回刻的方式去除部分厚度的所述前驱层141。

回刻所述前驱层141的步骤用于去除所述前驱层141的部分材料，以使所形成的前驱层141达到目标厚度，露出所述栅极结构112和所述伪栅结构111。具体的，回刻所述前驱层141的步骤包括，通过干法刻蚀的方式回刻所述前驱层141。

所述固化处理用于去除所述前驱层141中的溶剂等物质，使所述前驱层141固化，改善所述帽层140的晶格质量。

具体的，对所述前驱层141进行固化处理的步骤包括：对所述前驱层141进行烘焙处理151；对经烘焙处理的前驱层141(如图8所示)进行退火处理152，以形成所述帽层140。

所述烘焙处理151用于去除所述前驱层141内的溶剂，提高所述前驱层141的硬度，使所述前驱层141初步固化。

烘焙处理151的温度不宜过高也不宜过低。

如果烘焙温度过低，不利于前驱层141内溶剂的去除，不利于所述前驱层141的初步固化，会在所述前驱层141内形成溶剂残留，影响所形成帽层140的质量，影响后续帽层140与金属层的反应；如果烘焙温度过高，则可能会引起不必要的工艺风险，可能会对所述应力层130造成损伤，也可能会影响所述衬底100上其他半导体结构。本实施例中，对所述前驱层141进行烘焙处理151的步骤中，所述烘焙处理151的温度在150℃到350℃范围内。

烘焙处理151的时间不宜过长也不宜过短。

如果烘焙处理151的时间过短，不利于前驱层141内溶剂的去除，不利于所述前驱层141的初步固化，会在所述前驱层141内形成溶剂残留，影响所形成帽层140的质量，影响后续帽层140与金属层的反应；如果烘焙处理151的时间过长，则可能会引起不必要的工艺风险，可能会对所述应力层130造成损伤，也可能会影响所述衬底100上其他半导体结构，而且烘焙处理151时间过长也会造成工艺时间过长，影响生产效率。本实施例中，对所述前驱层141进行烘焙处理151的步骤中，所述烘焙处理151的时间在5分钟到15分钟范围内。

需要说明的是，所述烘培处理151的温度和时间相互配合，去除所述前驱层141内的溶剂，使所述前驱层141初步固化。在合理范围内，设置所述烘培处理151的温度和时间，从而使所述烘培处理151的效率和效果相互平衡。

所述退火处理152用于使所述前驱层141固化形成所述帽层140，并使所述帽层140内原子排列的有序性增加，提高所形成帽层140的质量。

退火处理152的温度不宜过高也不宜过低。

如果退火温度如果过低，不利于所述前驱层141的固化，不利于所述帽层140内原子排列的有序性的增加，会影响所形成帽层140的质量，影响所述帽层140与后续所形成金属层的反应；如果退火温度如果过高，则可能会引起不必要的工艺风险，可能会对所述应力层130造成损伤，也可能会影响所述衬底100上其他半导体结构。本实施例中，对经烘焙处理151的前驱层141进行退火处理152的步骤中，所述退火处理152的温度在350℃到800℃范围内。

退火处理152的时间不宜过长也不宜过短。

如果退火处理152的时间过短，不利于所述前驱层141的固化，不利于所述帽层140内原子排列的有序性的增加，会影响所形成帽层140的质量，影响所述帽层140与后续所形成金属层的反应；如果退火处理152的时间过长，则可能会引起不必要的工艺风险，可能会对所述应力层130造成损伤，也可能会影响所述衬底100上其他半导体结构，而且退火处理152时间过长也会造成工艺时间过长，影响生产效率。本实施例中，对经烘焙处理151的前驱层141进行退火处理152的步骤中，所述退火处理152的时间在2分钟到8分钟范围内。

需要说明的是，所述退火处理152的温度和时间相互配合，去除所述前驱层141内的溶剂，使所述前驱层141固化形成帽层140。在合理范围内，设置所述退火处理152的温度和时间，从而使所述退火处理152的效率和效果相互平衡。

需要说明的是，为了提高所形成帽层140的质量，减少所述帽层140中孔洞的形成，本实施例中，对所述前驱层141进行固化处理的步骤包括：在充满惰性气体的低压环境下进行固化处理，也就是说，所述烘焙处理151和所述退火处理152均在充满惰性气体的低压环境下进行。

具体的，所述烘焙处理151和所述退火处理152在n2、he、ne或ar中一种或多种气体中进行。烘焙处理151和退火处理152过程中，所述聚乙硅烷或环戊硅烷反应，形成所述帽层140。反应的副产物，如o2或h2等气体通过惰性气体吹扫排出。

所述惰性气体的压强如果太高，不利于所形成帽层140中气体的析出，不利于减少所述帽层140内孔洞的形成；所述惰性气体的压强如果太低，则会造成能源浪费、增加工艺难度。本实施例中，所述惰性气体的压强范围在200torr到500torr范围内。

需要说明的是，本实施例中，形成帽层140之后，所述形成方法还包括：形成覆盖所述帽层140的金属层。具体的，所述金属层包括镍。金属层和所述帽层140反应，形成金属硅化物用于减小所述应力层130的接触电阻。

由于所述帽层140是通过旋涂工艺所形成的，所以所述帽层140的形貌不会随着所述应力层130形貌的变化而变化，所述帽层140能够修复第二应力层132的形貌缺陷，从而使所述第二应力层132和所述第一应力层132上帽层140的表面平整度较高，从而能够有效的减少后续工艺中帽层140受损现象的出现，有利于后续金属硅化物的形成，有利于改善所形成半导体结构的性能。

相应的，本发明还提供一种半导体结构。

参考图9，示出了本发明半导体结构一实施例的剖面结构示意图。

所述半导体结构包括：

衬底100，所述衬底100内具有多个隔离结构101；位于相邻隔离结构101之间衬底100上的栅极结构112；位于栅极结构112两侧衬底100内的应力层130；位于所述应力层130上的帽层140，所述帽层140为通过旋涂工艺所形成的帽层。

所述衬底100用于提供工艺操作平台。

本实施例中，所述衬底100的材料为单晶硅。在本发明的其他实施例中，所述衬底的材料还可以选自多晶硅或者非晶硅；所述衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底还可以是其他半导体材料，或者，所述衬底还可以选自具有外延层或外延层上硅结构。

所述隔离结构101用于电隔离相邻有源区(activearea，aa)。

所述隔离结构101的材料为氧化硅。本发明其他实施例中，所述隔离结构101的材料还可以为氟硅玻璃、氟掺杂的硅酸盐玻璃和正硅酸四乙酯等其他绝缘材料。

需要说明的是，本实施例中，所述半导体结构为平面晶体管，因此所述衬底100为平面衬底。在其他实施例中，所述半导体结构还可以为鳍式场效应管；相应的，所述衬底上具有分立的鳍部。所述隔离结构位于鳍部露出的衬底上。所述隔离结构顶部表面低于所述鳍部的顶部表面，且覆盖所述鳍部部分侧壁的表面。

所述栅极结构112用于控制所述半导体结构中沟道的导通和截断。

本实施例中，所述栅极结构112为所述半导体结构的栅极结构。本发明其他实施例中，所述栅极结构还可以为“后栅工艺”中的伪栅结构，用于为所述半导体结构的栅极占据空间位置。

需要说明的是，所述半导体结构还包括：位于所述隔离结构101上的伪栅结构111。本实施例中，所述栅极结构112和所述伪栅结构111的结构相同，包括栅极层以及位于所述栅极层侧壁的侧墙。

所述栅极层可以为单层结构或叠层结构。所述栅极层包括电极层；或者所述栅极层包括位于所述衬底上的栅介质层以及位于所述栅介质层上的电极层。其中，所述电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述栅介质层的材料为氧化硅或氮氧化硅。所述侧墙可以为单层结构或叠层结构。所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，本实施例中，所述栅极结构112和所述伪栅结构111均由多晶硅的电极层、氧化硅的栅介质层以及氮化硅的侧墙构成。

本发明其他实施例中，所述半导体结构为鳍式场效应晶体管；相应的，所述栅极结构横跨所述鳍部且覆盖所述鳍部顶部和侧壁的部分表面。

所述应力层130用于形成晶体管的源区或漏区。

具体的，所述半导体结构为p型晶体管，所以所述应力层130的材料为锗硅材料。本实施例中，所述应力层130为“∑”形的应力层，从而所述应力层130具有指向沟道区域的凸出尖端，向所述沟道区域引入更大的应力。

所述应力层130包括位于相邻栅极结构112之间的第一应力层131以及位于栅极结构112和伪栅结构111之间的第二应力层132。由于第二应力层132位于栅极结构112和伪栅结构111，而所述伪栅结构111位于隔离结构101上，所以所述第二应力层132与所述隔离结构101相邻接。由于所述衬底100的材料与所述隔离结构101的材料不同，所以所述第二应力层132在与所述衬底100相邻接的表面上的生长速度与所述第二应力层132在与所述隔离结构101相邻接的表面上的生长速度不同。具体的，所述第二应力层132在与所述隔离结构101相邻接的表面上的生长速度较小，所以所述第二应力层132无法完全填充所述第二开口132，在靠近所述隔离结构101一侧出现缺陷，从而造成形貌不佳。

需要说明的是，所述应力层130内具有掺杂离子，以形成源漏掺杂区。本实施例中，所述半导体结构为p型晶体管，所以所述应力层130内的掺杂离子为p型离子，例如b、ga或in。

所述帽层140用于后续与金属反应，形成金属硅化物以减小所述应力层130的接触电阻。此外，所述帽层140还用于修复所述应力层130的形貌缺陷，以提高所述半导体结构的性能。

由于所述帽层为通过旋涂工艺所形成的帽层，而且旋涂工艺是利用离心力使胶液均匀的分布在高速旋转的基片上，所以所述帽层140的形貌不会随着所述应力层130形貌的变化而变化，而且栅极结构112之间的多个帽层140具有齐平的表面，所以所述帽层140能够较好实现对所述应力层130形貌的修复，从而有利于提高所述帽层140的表面形貌，有利于改善所述半导体结构的电学性能。

此外，由于所述帽层140还用于后续与金属反应形成金属硅化物以减小应力层130的接触电阻，所以所述帽层140的材料包括硅。

需要说明的是，本发明其他实施例中，所述半导体结构还包括：覆盖所述帽层140的金属层。具体的，所述金属层的材料包括镍。

综上，本发明技术方案，在形成应力层后，在所述应力层上形成帽层，形成所述帽层的工艺包括旋涂工艺。由于形成所述帽层的工艺包括旋涂工艺，所以所形成帽层的形貌不会随着所述应力层形貌的变化而变化，而且栅极结构之间的多个帽层具有齐平的表面，所以所形成的帽层能够较好实现对所述应力层形貌的修复，从而有利于提高所形成帽层的表面形貌，有利于改善所形成半导体结构的电学性能。而且本发明可选方案中，形成聚硅烷材料的所述帽层之后，形成覆盖所述帽层的金属层，以形成金属硅化物减小接触电阻。形成修复层的技术方案相比，本发明技术方案直接通过帽层实现对所述应力层形貌的修复，简化了工艺步骤，有利于降低工艺难度，提高良率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。