半导体装置的制造方法与流程

本公开涉及半导体技术，且特别涉及半导体装置的制造方法。

背景技术：

半导体工业由于各种电子组件(例如晶体管、二极管、电阻器、电容器等等)的集成密度不断地改善已经历了迅速成长。在大多数情况下，集成密度的改善是从重复地缩减最小特征部件尺寸得来，其使更多的组件被整合至既定区域。然而，较小的特征部件尺寸可能导致更多漏电流。随着目前对于更小的电子装置的需求的提高，便需要降低半导体装置漏电流。

随着半导体技术发展，鳍式场效晶体管(finfieldeffecttransistors，finfets)已经成为有效的替代方案来更加减少半导体装置中的漏电流。在鳍式场效晶体管中，有源区包含漏极、通道区和源极突出于此鳍式场效晶体管所在位置的半导体基底的表面上。鳍式场效晶体管的有源区，类似一鳍状物，从剖面示意图来看为矩形形状。此外，鳍式场效晶体管的栅极结构沿着三个侧面包覆有源区，类似倒u形。因此，通道的栅极结构的控制变得更强，已减少传统平面式晶体管的短通道漏电效应。如此一来，当鳍式场效晶体管关闭时，栅极结构可更佳地控制通道来减少漏电流。

鳍式场效晶体管(finfet)的鳍的形成可包含将基底凹陷以形成凹口，使用介电材料填入凹口，实施化学机械研磨工艺以移除鳍上方介电材料的多余部分，将介电材料的顶层凹陷，使在凹口中介电材料的余留部分形成浅沟槽隔离(shallowtrenchisolation，sti)区域，沉积栅极电极层于鳍上方以形成鳍式场效晶体管。

化学机械研磨(chemicalmechanicalpolishing，cmp)工艺可用来将栅极电极层的顶表面平坦化。在化学机械研磨工艺期间，包括鳍式场效晶体管的晶片放置于晶片承载盘中，晶片承载盘朝研磨垫向下移动。称为研磨液的化学溶液，沉积于研磨垫的表面上且在晶片下，以帮助平坦化工艺。晶片承载盘设置为使晶片的面接触研磨垫和研磨液。在化学机械研磨工艺中，可使用机械力和化学力的结合研磨栅极电极层的表面。

技术实现要素：

在一些实施例中，本公开提供半导体装置的制造方法，此方法包含蚀刻基底的多个部分，以形成多个第一隔离区域和第二隔离区域。形成多个第一半导体鳍和多个第二半导体鳍，其中两相邻的第一半导体鳍通过第一隔离区域隔开，及至少两个第二半导体鳍通过第二隔离区域隔开，且其中第二隔离区域的宽度大于第一隔离区域的宽度。将栅极电极层沉积于基底上方，其中第一半导体鳍的上部和第二半导体鳍的上部埋置于栅极电极层中。将反转膜(reversefilm)沉积于栅极电极层上方；以及使用研磨液实施化学机械研磨工艺于反转膜和栅极电极层，此研磨液对于栅极电极层与反转膜的研磨选择比大于1。

在其他实施例中，本公开提供半导体装置的制造方法，此方法包含形成多个第一半导体鳍和多个第二半导体鳍于基底上方，其中两相邻的第一半导体鳍通过第一隔离区域隔开，且至少两个第二半导体鳍通过第二隔离区域隔开，且其中第二隔离区域的宽度大于第一隔离区域的宽度。将栅极电极层沉积于这些第一半导体鳍和这些第二半导体鳍上方，将反转膜沉积于栅极电极层上方，以及使用对于栅极电极层与反转膜的研磨选择比大于1的研磨液实施化学机械研磨工艺于反转膜和栅极电极层，其中在实施化学机械研磨工艺的步骤之后，第二半导体鳍上方的栅极电极层的顶表面高于第一半导体鳍上方的栅极电极层的顶表面。

在另外一些实施例中，本公开提供半导体装置的制造方法，此方法包含形成多个第一半导体鳍和多个第二半导体鳍于基底中，将栅极电极层沉积于基底上方，其中这些第一半导体鳍的上部和这些第二半导体鳍的上部埋置于栅极电极层中。将反转膜沉积于栅极电极层上方，以及实施化学机械研磨工艺于反转膜和栅极电极层，其中在实施化学机械研磨工艺的步骤期间，将研磨液沉积于研磨垫与反转膜之间，且其中栅极电极层对反转膜的研磨液选择比大于1。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开的概念。应注意的是，根据本产业的标准惯例，图示中的各种特征部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种特征部件的尺寸，以做清楚的说明。

图1显示依据本公开的各种实施例的鳍式场效晶体管(finfet)半导体装置的剖面示意图。

图2显示依据本公开的各种实施例的具有多个隔离区域的半导体基底的剖面示意图。

图3显示依据本公开的各种实施例，图2所示的半导体装置在实施凹陷工艺于半导体装置之后，半导体装置的剖面示意图。

图4显示依据本公开的各种实施例，图3所示的半导体装置在栅极电极层形成于半导体鳍上方之后，半导体装置的剖面示意图。

图5显示依据本公开的各种实施例，图4所示的半导体装置在反转膜(reversefilm)沉积于栅极电极层上方之后，半导体装置的剖面示意图。

图6显示依据本公开的各种实施例，图5所示的半导体装置在实施化学机械研磨工艺于半导体装置的突出部之后，半导体装置的剖面示意图。

图7显示依据本公开的各种实施例，图6所示的半导体装置在化学机械研磨工艺完成之后，半导体装置的剖面示意图。

图8显示依据本公开的各种实施例的形成图1所示的半导体装置的方法的流程图。

图9显示依据本公开的各种实施例的在反转膜沉积于栅极电极层上方之后，半导体装置的剖面示意图。

附图标记说明：

100、900半导体装置

101第一区域

102基底(半导体基底)

106、120、206、220、236隔离区域

112、114、116、118、212、214、216、222、224、226半导体鳍

201第二区域

402栅极电极层

502反转膜

802、804、806、808、810步骤

h高度差

h1厚度

具体实施方式

要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征部件。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开的说明。当然，这些特定的范例并非用以限定本公开。例如，本说明书以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。

图1显示依据本公开的各种实施例的鳍式场效晶体管(finfet)半导体装置的剖面示意图。鳍式场效晶体管半导体装置100包含第一区域101和第二区域201。如图1所示，第一区域101和第二区域201形成于基底102上方。在一些实施例中，第一区域101和第二区域201通过隔离区域120隔开。在其他实施例中，多个有源电路和多个隔离区可形成于第一区域101和第二区域201之间。

在一些实施例中，第一区域101包含多个半导体鳍112、114、116和118。如图1所示，两相邻的半导体鳍(例如半导体鳍112和114)通过隔离区域(例如隔离区域106)隔开。在一些实施例中，如图1所示，半导体鳍112、114、116和118彼此等距地间隔开。

半导体鳍112、114、116和118形成存储器电路的多个晶体管。在一些实施例中，存储器电路为静态随机存取存储器(staticrandom-accessmemory，sram)电路，其包括多个静态随机存取存储器单元(sramcells)。静态随机存取存储器电路的每一个单元可包含不同数目的晶体管，举例来说，六个晶体管(six-transistor，6t)的静态随机存取存储器、八个晶体管(eight-transistor，8t)的静态随机存取存储器及类似的静态随机存取存储器。静态随机存取存储器单元可排列为具有列和行的阵列。阵列的每一列连接至字元线(wordline)，字元线决定单元被选择与否。阵列的每一行连接至位元线(bitline)(或一对互补的位元线)，位元线用于将位元写入单元或从单元读取位元。

应当理解的是，虽然图1显示第一区域101有四个半导体鳍，第一区域101可容纳任何数目的半导体鳍，为了简化绘示四个半导体鳍。

在一些实施例中，第二区域201包含至少两组的半导体鳍。第一组的半导体鳍包含半导体鳍212、214和216。在一些实施例中，如图1所示，半导体鳍212、214和216彼此等距地间隔开。两相邻的半导体鳍(例如半导体鳍212和214)通过隔离区域206隔开。

第二组的半导体鳍包含半导体鳍222、224和226。在一些实施例中，如图1所示，半导体鳍222、224和226彼此等距地间隔开。两相邻的半导体鳍(例如半导体鳍222和224)通过隔离区域236隔开。

在一些实施例中，隔离区域206的宽度等于隔离区域236的宽度。在其他实施例中，隔离区域206的宽度稍微不同于隔离区域236的宽度。

如图1所示，隔离区域220形成于第一组的半导体鳍212、214和216与第二组的半导体鳍222、224和226之间。在一些实施例中，隔离区域220的宽度大于隔离区域206和236的宽度。在其他实施例中，隔离区域220的宽度至少比隔离区域206和236的宽度大五倍。在一些实施例中，第二区域201的半导体鳍形成多个测试线临界尺寸(testlinecriticaldimension，tcd)装置。

应当注意的是，虽然图1显示在第二区域201中的每一组包含三个半导体鳍(例如半导体鳍212、214和216)，此仅为一个例子。本发明本领域技术人员可以理解可有各种修改、替代和变化。举例来说，第二区域201的每一组可依据不同的应用和设计需要容纳任何数目的半导体鳍。

再者，图1显示在第一组中的半导体鳍的数目等于在第二组中的半导体鳍的数目，此仅为一例子。在其他实施例中，在第一组中的半导体鳍的数目可不等于在第二组中的半导体鳍的数目。

基底102可由硅形成。其他常用的材料，例如碳、锗、镓、砷、氮、铟及/或磷及类似材料也可包含在基底102中。基底102可为块状(bulk)基底或绝缘层上覆半导体(semiconductoroninsulator，soi)基底。

隔离区域106、120、206、220、236可通过浅沟槽隔离(sti)结构实施。浅沟槽隔离结构(例如隔离区域220)可通过使用合适的技术包含光微影工艺和蚀刻工艺制造。特别来说，光微影工艺和蚀刻工艺可包含将常用的掩模材料例如光致抗蚀剂沉积于基底102上方，将掩模材料曝光成一图案，依据此图案蚀刻基底102。以此方式，可形成多个开口。

接着在这些开口填入介电材料，以形成浅沟槽隔离结构(例如隔离区域220)。依据一实施例，隔离区域可被填入例如氧化物材料、高密度等离子体(high-densityplasma，hdp)氧化物或类似的介电材料。或者，介电材料可由选自氧化硅、氮化硅、氮碳化硅、氮氧碳化硅(siliconoxy-carbonnitride)和前述的组合组成的群组的材料形成。介电材料可通过使用合适的技术沉积，例如化学气相沉积(chemicalvapordeposition，cvd)、次常压化学气相沉积(sub-atmosphericcvd，sacvd)、高密度等离子体化学气相沉积(hdpcvd)及/或类似技术。

接着实施化学机械研磨(cmp)工艺至基底102的顶表面上方的介电材料部分。结果，移除了介电材料的多余部分。介电材料余留的部分为隔离区域(例如隔离区域220)。

图1更显示栅极电极层402形成于基底102上方。更特别的是，半导体鳍112-118、212-216和222-226的上部被栅极电极层402围绕。应当注意的是，虽然图1显示半导体鳍被栅极电极层402围绕，栅极介电层(未显示)可形成于栅极电极层402下方。

栅极介电层可由氧化物材料形成，且通过合适的氧化工艺例如干式或湿式热氧化、溅镀或通过使用四乙氧基硅烷(tetra-ethyl-ortho-silicate，teos)和氧作为前驱物的化学气相沉积技术形成。此外，栅极介电层可为高介电常数(high-k)介电材料(k>10)，例如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化铝、氧化镧、氧化铪、氧化锌、氮氧化铪、前述的组合及/或类似材料。

在一些实施例中，栅极电极层402可由多晶硅形成。或者，栅极电极层402可包含选自多晶硅锗、金属材料、金属硅化物材料、金属氮化物材料、金属氧化物材料和类似材料组成的群组的导电材料。举例来说，金属材料可包含钽、钛、钼、钨、铂、铝、铪、钌、前述的组合和类似材料。金属硅化物材料包含硅化钛、硅化钴、硅化镍、硅化钽、前述的组合和类似材料。金属氮化物材料包含氮化钛、氮化钽、氮化钨、前述的组合和类似材料。金属氧化物材料包含氧化钌、氧化铟锡、前述的组合和类似材料。

栅极电极层402可通过合适的制造工艺形成，例如化学气相沉积(cvd)、物理气相沉积(physicalvapordeposition，pvd)、等离子体增强型化学气相沉积(plasmaenhancedcvd，pecvd)、常压化学气相沉积(atmosphericpressurecvd，apcvd)、高密度等离子体化学气相沉积(hdpcvd)、低压化学气相沉积(low-pressurecvd，lpcvd)、原子层沉积(atomiclayerdeposition，ald)及/或类似工艺。

如图1所示，栅极电极层402具有不平坦的顶表面。更特别来说，第二区域201上方的顶表面高于第一区域101上方的顶表面。如图1所示，第二区域201上方的顶表面与第一区域101上方的顶表面的高度差定义为h。在一些实施例中，高度差h在从约至约的范围内。

图2-图7显示依据本公开的各种实施例的制造如图1所示的半导体装置的中间步骤。应当注意的是，这些图2-图7所示的制造步骤和半导体装置仅为一例子，本领域技术人员可以理解可有许多替代、变化和修改。

图2显示依据本公开的各种实施例的具有多个隔离区的半导体基底的剖面示意图。半导体基底102可为硅基底。或者，半导体基底102可包含例如锗的其他半导体材料；例如碳化硅、砷化镓、砷化铟、磷化铟和类似材料的化合物半导体材料。依据一实施例，半导体基底102可为晶体结构。依据另一实施例，半导体基底102可为绝缘层上覆半导体(soi)基底。

半导体基底102可分为两个区域，即第一区域101和第二区域201。多个隔离区域106可形成于第一区域101中。类似地，多个隔离区域206、220和236可形成于第二区域201中。再者，如图2所示，至少一隔离区域120可形成于第一区域101与第二区域201之间。

图2所示的隔离区域(例如隔离区域220)可通过浅沟槽隔离(sti)结构实施。浅沟槽隔离结构的结构与制造工艺已在谈及图1时描述如上，因此不在此处进一步详述，以避免不必要的重复。

如图2所示，每一隔离区域(例如隔离区域106)可为连续区域的一部分，其可依据一实施例形成隔离环。或者，隔离区域106可为两个隔开的隔离区域具有彼此面对面的侧壁。

图3显示依据本公开的各种实施例，对图2所示的半导体装置实施凹陷工艺之后，半导体装置的剖面示意图。将隔离区域106、120、206、220和236凹陷，使各自的半导体鳍112-118、212-216和222-226可突出于隔离区域106、120、206、220和236的顶表面上方。可使用合适的蚀刻工艺让隔离区域106、120、206、220和236凹陷，例如对隔离区域106、120、206、220和236的材料有选择性的蚀刻工艺。举例来说，可使用东京电子certas(tokyoelectroncertas)的化学氧化物移除(chemicaloxideremoval，cor)、应用材料siconi(appliedmaterialsiconi)设备及/或类似的工艺设备。或者，可使用合适的湿蚀刻工艺，例如可使用稀释的氢氟酸(dilutehydrofluoric(dhf)acid)。

在凹陷工艺完成之后，半导体鳍112、114、116和118突出于隔离区域106的顶表面上方。类似地，半导体鳍212、214和216突出于隔离区域206的顶表面上方。半导体鳍222、224和226突出于隔离区域236的顶表面上方。如图3所示，隔离区域120的顶表面低于其相邻的隔离区域(例如隔离区域106和206)的顶表面。

应当注意的是，前述的鳍形成工艺仅为一例子，本领域技术人员可以理解可有许多替代、变化和修改。举例来说，图3所示的半导体鳍可通过外延成长工艺形成。

基于外延成长工艺的鳍形成工艺包含形成多个隔离区域于基底102中；通过移除基底102的一部分，形成凹口于两个相邻的隔离区域之间；将半导体材料成长于凹口中；以及将隔离区域凹陷，以形成多个半导体鳍突出于隔离区域的顶表面上方。

在一些实施例中，成长于凹口中的半导体材料为硅锗。硅锗可通过使用合适的技术例如选择性外延成长(selectiveepitaxialgrowth，seg)和类似技术成长。

图4显示依据本公开的各种实施例，图3所示的半导体装置在栅极电极层形成于半导体鳍上方之后，半导体装置的剖面示意图。在将栅极电极层沉积于半导体鳍上方之前，栅极介电层(未显示)可沉积于半导体鳍上方。栅极介电层可由氧化物材料形成，并且通过合适的氧化工艺例如湿式或干式热氧化、溅镀或化学气相沉积(cvd)技术形成。此外，栅极介电层可为高介电常数(high-k)介电材料，例如氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化铝、氧化镧、氧化铪、氧化锌、氮氧化铪、前述的组合及/或类似材料。

栅极电极层402可通过例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)和任何前述的组合的沉积工艺形成。在一些实施例中，栅极电极层402可由多晶硅形成。在其他实施例中，栅极电极层402可包含选自多晶硅锗(poly-sige)、金属材料、金属硅化物材料、金属氮化物材料、金属氧化物材料和类似材料组成的群组的导电材料。举例来说，金属材料可包含钽、钛、钼、钨、铂、铝、铪、钌、前述的组合和类似材料。金属硅化物材料包含硅化钛、硅化钴、硅化镍、硅化钽、前述的组合和类似材料。金属氮化物材料包含氮化钛、氮化钽、氮化钨、前述的组合和类似材料。金属氧化物材料包含氧化钌、氧化铟锡、前述的组合和类似材料。

如图4所示，栅极电极层402的顶表面不平坦，有许多凸起区域(bumpyregion)。特别来说，一个大的凸起区域在第一区域101上方，且多个小的凸起区域在第二区域201上方。应当注意的是，图4所示的凸起区域的形成是由图4中鳍的表面形貌(topography)造成。更特别来说，大的凸起区域形成于具有较高图案密度的区域(例如第一区域101)上方。这些小的凸起区域形成于具有较低图案密度的区域(例如第二区域201)上方。

可使用合适的平坦化工艺例如化学机械研磨(cmp)来移除凸起区域。研磨栅极电极层402的顶表面的详细工艺将于后续参照图5-图7描述如下。

图5显示依据本公开的各种实施例，图4所示的半导体装置在反转膜(reversefilm)沉积于栅极电极层上方之后，半导体装置的剖面示意图。反转膜502可由氧化物材料、氮化物材料、任何前述的组合和类似材料形成。反转膜502可通过合适的氧化工艺形成，例如湿式或干式热氧化。或者，反转膜502可通过化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)和任何前述的组合和类似工艺形成。在一些实施例中，如图5所示，反转膜502顺应性地沉积于栅极电极层402上方。

图6显示依据本公开的各种实施例，图5所示的半导体装置在实施化学机械研磨工艺于半导体装置的突出部之后，半导体装置的剖面示意图。化学机械研磨(cmp)实施于反转膜502上直到暴露出栅极电极层402的顶表面。在移除反转膜502的突出部之后，第一区域101上方的栅极电极层402的顶表面大致与第二区域201上方的栅极电极层402的顶表面齐平。由于图4-图5所示的栅极电极层402的不平坦表面，因此如图6所示，部分的反转膜502保留在栅极电极层402中。

如前述关于图1的描述，第一区域101包含静态随机存取存储器装置的多个鳍。因此，第一区域101的图案密度较高。另一方面，第二区域201包含测试线临界尺寸(tcd)装置的多个鳍。在第二区域201中有大的隔离区域(例如隔离区域220)，因此，第二区域201具有较低的图案密度。

在传统的化学机械研磨(cmp)工艺中，第二区域201(较低图案密度区域)的研磨速率比第一区域101(较高图案密度区域)的研磨速率快，此研磨速率的差异可导致不符合期望的顶表面。图6所示的反转膜502余留的部分有助于控制栅极电极402的研磨速率，以达到期望得到的顶表面。

在化学机械研磨(cmp)工艺期间，研磨液(slurry)(未显示)沉积于研磨垫的表面上来辅助平坦化工艺。为了控制第一区域101和第二区域201上方的栅极电极层402的研磨速率，多晶硅层和反转膜502的研磨液选择比大于1。在一些实施例中，反转膜502由氧化物形成，研磨液对于多晶硅和氧化物具有2:1的选择比。在其他实施例中，反转膜402由氮化物形成，研磨液对于多晶硅和氮化物具有2:1的选择比。

在一些实施例中，研磨液包含二氧化硅、氢氧化铵、有机化合物和水。二氧化硅的含量小于10％，氢氧化铵的含量小于0.5％，有机化合物的含量小于0.5％，水的含量大于89％。

图7显示依据本公开的各种实施例，图6所示的半导体装置在化学机械研磨工艺完成之后，半导体装置的剖面示意图。由于研磨液的选择性和图6所示的反转膜502的余留部分，第一区域101上方的栅极电极层402的研磨速率比第二区域201上方的栅极电极层402的研磨速率快。结果，如图7所示，第一区域101上方的栅极电极层402的顶表面低于第二区域201上方的栅极电极层402的顶表面。在一些实施例中，高度差h在从约至约的范围内。

图8显示依据本公开的各种实施例的形成图1所示的半导体装置的方法的流程图。此流程图仅为一例子，其不应过度地限制权利要求。本领域技术人员可以理解，可以有许多变化、替代和修改。举例来说，可增加、移除、取代、重新排列和重复图8显示的各种步骤。

在步骤802中，形成多个例如浅沟槽隔离(sti)结构的隔离区域于基底中。浅沟槽隔离结构可通过使用合适的技术包含光微影工艺和蚀刻工艺制造。在步骤804中，通过将隔离区域凹陷形成多个半导体鳍。

在步骤806中，将栅极介电层沉积于半导体鳍上方，栅极电极层沉积于栅极介电层上方，亦即栅极电极层沉积于基底上方。栅极电极层由多晶硅形成。

在步骤808中，将反转膜顺应性地沉积于栅极电极层上。在一些实施例中，反转膜由氧化物形成。在其他实施例中，反转膜由氮化物形成。

在步骤810中，实施化学机械研磨(cmp)工艺于反转膜和栅极电极层上。在化学机械研磨工艺期间，选择研磨液使得在较高图案密度区域(例如图1所示的第一区域101)上方的栅极电极层具有较在较低图案密度区域(例如图1所示的第二区域201)上方的反转膜和栅极电极层快的研磨速率。在一些实施例中，研磨液对于多晶硅和氧化物的研磨选择比为2:1。

图9显示依据本公开的各种实施例，在反转膜沉积于栅极电极层上方之后，半导体装置的剖面示意图。图9所示的半导体装置900相似于图5所示的半导体装置100，除了图9所示的反转膜502仅沉积于两个凸起区域之间的间隙中。反转膜502的顶表面低于凸起区域的顶表面。图1所示的高度差h可通过控制图9所示的反转膜502的厚度h1来调整。

图9所示的反转膜502的厚度在从约至约的范围内。应当注意的是，反转膜502的厚度可依据不同的应用和设计需要改变。更特别来说，图1所示的高度差h与图9所示的反转膜502的厚度h1成比例。在一些实施例中，当图9所示的反转膜502具有等于的厚度时，高度差h大约等于类似地，当图9所示的反转膜502具有等于的厚度时，高度差h大约等于

栅极电极层的高度与晶体管的效能相关，例如短路、高栅极电阻及/或类似性质。在传统的化学机械研磨(cmp)工艺中，第二区域201上方的栅极电极层的高度低于第一区域101上方的栅极电极层的高度。再者，这两个区域上方的栅极高度差为不可控制的变数。具有图9所示的反转膜502的一个优点特征为图1所示的高度差h变成可控制的变数。更特别来说，高度差h可通过控制图9所示的反转膜502的厚度来调整。

依据一实施例，半导体装置的制造方法包括蚀刻基底的一些部分，以形成多个第一隔离区域和第二隔离区域。形成多个第一半导体鳍和多个第二半导体鳍，其中两相邻的第一半导体鳍通过第一隔离区域隔开，且至少两个第二半导体鳍通过第二隔离区域隔开，且其中第二隔离区域的宽度大于第一隔离区域的宽度。

此方法还包括将栅极电极层沉积于基底上方，其中这些第一半导体鳍的上部和这些第二半导体鳍的上部埋置于栅极电极层中。将反转膜沉积于栅极电极层上方，以及使用对于栅极电极层和反转膜的研磨选择比大于1的研磨液，实施化学机械研磨工艺于反转膜和栅极电极层。

在一些其他实施例中，其中反转膜由氧化物材料形成。

在一些其他实施例中，其中反转膜由氮化物材料形成。

在一些其他实施例中，上述制造方法更包含将栅极电极层沉积于基底上方，其中栅极电极层具有不平坦的顶表面，以及将反转膜顺应性地沉积于栅极电极层上方。

在一些其他实施例中，上述制造方法更包含实施化学机械研磨工艺于反转膜直到暴露出栅极电极层的不平坦的顶表面。

在一些其他实施例中，上述制造方法更包含将栅极介电层沉积于栅极电极层下方。

在一些其他实施例中，其中第二半导体鳍上方的栅极电极层的顶表面高于第一半导体鳍上方的栅极电极层的顶表面，且其中第二半导体鳍上方的栅极电极层的顶表面与第一半导体鳍上方的栅极电极层的顶表面之间的高度差与反转膜的厚度成比例。

在一些其他实施例中，其中第二隔离区域的宽度至少比第一隔离区域的宽度大五倍。

在一些其他实施例中，其中在实施化学机械研磨工艺于反转膜和栅极电极层的步骤期间，更包含将研磨液沉积于研磨垫与反转膜之间，其中研磨液具有大于1的多晶硅对氧化物的选择比。

在一些其他实施例中，其中在实施化学机械研磨工艺于反转膜和栅极电极层的步骤期间，更包含将研磨液沉积于研磨垫与反转膜之间，其中研磨液具有大于1的多晶硅对氮化物的选择比。

依据一实施例，半导体装置的制造方法包括形成多个第一半导体鳍和多个第二半导体鳍于基底上方，其中两相邻的第一半导体鳍通过第一隔离区域隔开，且至少两个第二半导体鳍通过第二隔离区域隔开，且其中第二隔离区域的宽度大于第一隔离区域的宽度。

此方法还包括将栅极电极层沉积于这些第一半导体鳍和这些第二半导体鳍上方。将反转膜沉积于栅极电极层上方，以及使用对于栅极电极层和反转膜的研磨选择比大于1的研磨液，实施化学机械研磨工艺于反转膜和栅极电极层，其中在实施化学机械研磨工艺的步骤之后，第二半导体鳍上方的栅极电极层的顶表面高于第一半导体鳍上方的栅极电极层的顶表面。

在一些其他实施例中，其中在沉积栅极电极层的步骤之后，这些第一半导体鳍的上部和这些第二半导体鳍的上部埋置于栅极电极层中。

在一些其他实施例中，上述制造方法更包含蚀刻基底的多个部分，以形成第一隔离区域和第二隔离区域。

在一些其他实施例中，其中栅极电极层由多晶硅形成。

依据一实施例，半导体装置的制造方法包括形成多个第一半导体鳍和多个第二半导体鳍于基底中，将栅极电极层沉积于基底上方，其中这些第一半导体鳍的上部和这些第二半导体鳍的上部埋置于栅极电极层中。将反转膜沉积于栅极电极层上方，以及实施化学机械研磨工艺于反转膜和栅极电极层，其中在实施化学机械研磨工艺的步骤期间，将研磨液沉积于研磨垫与反转膜之间，且其中栅极电极层和反转膜的研磨液选择比大于1。

在一些其他实施例中，其中这些第一半导体鳍彼此等距地间隔开，且这些第二半导体鳍包括第一组鳍和第二组鳍，且其中第一组鳍与第二组鳍之间的距离大于第一组鳍中两相邻鳍之间的距离。

在一些其他实施例中，上述制造方法更包含蚀刻基底的多个部分，以形成多个第一隔离区域、一第二隔离区域、多个第三隔离区域和一第四隔离区域。

在一些其他实施例中，其中两相邻的第一半导体鳍通过第一隔离区域隔开，这些第一半导体鳍和这些第二半导体鳍通过第二隔离区域隔开，两相邻的第二半导体鳍通过第三隔离区域隔开，以及第一组鳍和第二组鳍通过第四隔离区域隔开。

在一些其他实施例中，其中第四隔离区域的宽度至少比第三隔离区域的宽度大五倍。

在一些其他实施例中，其中在实施化学机械研磨工艺于反转膜和栅极电极层的步骤之后，第二半导体鳍上方的栅极电极层的顶表面高于第一半导体鳍上方的栅极电极层的顶表面，且其中第二半导体鳍上方的栅极电极层的顶表面与第一半导体鳍上方的栅极电极层的顶表面之间的高度差与反转膜的厚度成比例。

前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开。本领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。