半导体封装及其制造方法与流程

本发明涉及半导体封装技术领域，特别是涉及一种制造具有高密度及混合式中介层衬底的半导体内连装置的方法。

背景技术：

如本领域所已知的，在2.5d集成电路(ic)封装中，多个晶粒或芯片通常被设置在硅中介层上。硅中介层借由使用穿硅通孔(throughsubstratevia或throughsiliconvia,下称tsv)技术达到晶粒之间的内连及外部的输出/输入(i/o)。然后，硅中介层通常经由c4凸块设置在一封装衬底上。

然而，tsv硅中介层是相对昂贵的，因此，本领域仍需要一种改进的半导体封装，其具有无tsv的中介层，而这样的中介层仍可以提供非常细间距的内连结构。

美国专利公开号us2015/0371965a1公开一种制造高密度电路薄膜的方法。此先前技术的缺点之一是在切割电路薄膜重布层i之前移除临时载板i。由于移除了临时载板i，缺乏足够的机械支撑，使电路薄膜重布层i的处里变得困难且产品合格率也因此较低。

技术实现要素：

本发明的一主要目的在提供一种改良的方法，用于制造一半导体装置，其具有混合式、无tsv的中介层衬底。

本发明的另一目的在提供一种改良的方法，用于制造具有高合格率的半导体装置。

本发明一方面，提出一种半导体装置的制造方法。首先提供第一载板，其上设有抛光停止层。之后，于抛光停止层上形成重布层结构。接着，对重布层结构与第一载板进行一第一切割工艺，构成彼此分离的个别的内连部件。然后，将多个内连部件重排并安置在第二载板上。接着，形成模塑料，使其覆盖多个所述内连部件。再去除所述第二载板，以显露出各内连部件的第一重布层结构的表面。之后，于第一重布层结构的显露出的表面上与模塑料上，形成第二重布层结构。然后，于第二重布层结构上形成第一连接件。再使所述第一连接件与一第三载板接合。接着抛光模塑料与第一载板。之后完全去除第一载板以显露出抛光停止层。然后，于抛光停止层中形成复数开口。最后，分别于开口中形成第二连接件。

本发明一方面，提供一种半导体封装，包含：内连部件，被一模塑料环绕包覆，其中内连部件包含第一重布层结构；第二重布层结构，设于内连部件与模塑料上，其中第二重布层结构与第一重布层结构电连接；多个第一连接件，设于第二重布层结构上；抛光停止层，覆盖于内连部件的表面上；多个第二连接件，设于抛光停止层中；以及至少一半导体晶粒设于第二连接件上。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

附图包括对本发明的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本发明的实施例，并与说明书一起用于解释其原理。

图1至图16是根据本发明的实施例所绘示的制造半导体封装的示例性方法的剖面图。

其中，附图标记说明如下：

110第一载板

111抛光停止层

200第一重布层(rdl)结构

201介电层

202绕线层

204凸块垫

10内连部件

120第二载板

121黏着层

300模塑料

300a第一表面

200a上表面

300b第二表面

400第二重布层结构

401介电层

402绕线层

404焊垫

403防焊层

420第一连接件

130第三载板

131黏着层

510凹陷处

111a开口

620第二连接件

11第一半导体晶粒

12第二半导体晶粒

1半导体封装

具体实施方式

于下文中，是加以陈述本发明的具体实施方式，所述具体实施方式可参考相对应的附图，使所述附图构成实施方式的一部分。同时也借由说明，公开本发明可据以施行的方式。所述实施例已被清楚地描述足够的细节，使本领域技术人员可据以实施本发明。其他实施例亦可被加以施行，且对于其结构上所做的改变仍属本发明所涵盖的范畴。

因此，下文的细节描述将不被视为一种限定，且本发明所涵盖的范畴仅被权利要求书以及其同意义的涵盖范围。本发明的一或多个实施例将参照附图描述，其中，相同元件符号始终用以表示相同元件，且其中阐述的结构未必按比例所绘制。

术语“晶粒”、“芯片”、“半导体芯片”及“半导体晶粒”于整个说明书中可互换使用。

文中所使用的术语“晶圆”及“衬底”包括任何具有暴露表面的结构，于所述表面上根据本发明沉积一层，例如，形成例如重布层的电路结构。术语“衬底”被理解为包括半导体晶圆，但不限于此。术语“衬底”亦可用以指加工过程中的半导体结构，且可包括已被制造在其上的其它层。

请参考图1至图16。图1至图16是根据本发明的实施例所绘示的制造半导体封装的示例性方法的剖面图。

如图1所示，首先，提供一第一载板110。根据本发明一实施例，第一载板110可包含硅或金属，优选包含硅。例如，第一载板110可为一晶圆形状硅载板。接着，在第一载板110的第一表面上沉积一抛光停止层111。抛光停止层111可包含介电层或钝化层，例如：抛光停止层111可包含氮化硅，氧化硅，或它们的组合。

如图2所示，随后，于抛光停止层111上形成第一重布层(rdl)结构200。根据本发明一实施例，第一rdl结构200可包含至少一介电层201以及至少一绕线层202。应理解的是，第一rdl结构200可包含多层介电材料及多层绕线层。多个凸块垫204是形成于第一rdl200中且电连接至绕线层202。

如图3所示，进行一切割工艺，以构成彼此分离的个别的内连部件10。内连部件10是无源器件，即无有源电路被形成在每个内连部件10上。

值得注意的是，在进行切割工艺时，第一载板110仍与第一rdl结构200接合在一起，并未分离，以提供足够的机械支持。如果第一载板110在切割工艺之前被移除，厚度很薄的第一rdl结构200(约10微米厚)会变得难以处理，且将降低合格率。

随后，如图4所示，将多个内连部件10重排并安置在第二载板120上。第二载板120可包含黏着层121。第二载板120可包含硅或玻璃，但不限于此。第二载板120可为晶圆形状或矩形面板形状。被翻面的内连部件10可重排并安置在黏着层121上。根据本发明一实施例，绕线层202的暴露表面是与黏着层121直接接触。

如图5所示，形成一模塑料300，使其覆盖多个内连部件10及黏着层121的上表面。然后，对模塑料300进行一固化工艺。根据本发明一实施例，模塑料300可包含环氧树脂和硅石填料的混合物，但不限于此。

可选地，模塑料300的上部分可被抛光或研磨去除，使得第一载板110的表面被显露出来，且与模塑料300的第一表面300a齐平。

如图6所示，在形成模塑料300之后，移除第二载板120及黏着层121，以显露出绕线层202。此时，第一重布层结构200的上表面200a与模塑料300的第二表面300b齐平。

然后，如图7所示，于模塑料300的第二表面300b及第一重布层结构200的绕线层202上，形成第二重布层结构400。根据本发明一实施例，第二重布层结构400可透过使用印刷电路板(pcb)工艺来制造。

根据本发明一实施例，第二重布层结构400可包含一介电层401以及一绕线层402。介电层401可包含增层绝缘膜(ajinomotobuild-upfilm,abf)、预浸材(prepreg)、聚酰亚胺(polyimide)、苯环丁烯(benzocyclobutene,bcb)，或其类似物。绕线层402可包含铜，但不限于此。绕线层402电连接至绕线层202。

根据本发明一实施例，在第二重布层结构400中形成多个焊垫404。焊垫404透过防焊层403中的开口被分别显露出来。

接着，如图8所示，多个第一连接件420，例如锡凸块、锡球、或其类似物形成于相应的焊垫404上。例如，第一连接件420可为球型格栅数组(ballgridarray,bga)锡球，但不限于此。根据本发明一实施例，多个第一连接件420可具有一球间距(或凸块间距)，其等同于一母板或一印刷电路板上的球垫间距。

如图9所示，随后，使第一连接件420与第三载板130接合。根据本发明一实施例，第三载板130可包含硅或玻璃，但不限于此。第三载板130可为晶圆形状或矩形面板形状。根据本发明一实施例，第三载板130与第二载板120具有相同形状。在第三载板130上可设置黏着层131。第一连接件420与黏着层131直接接触。

然后，如图10所示，对模塑料300的第一表面300a与第一载板110进行一抛光工艺，以去除至少一部份的模塑料300及至少一部份的各第一载板110。

如图11所示，根据本发明一实施例，各第一载板110的剩余部分可利用湿式蚀刻或干式蚀刻去除。在完全去除各第一载板110之后，形成一凹陷处510。抛光停止层111从凹陷处510中被显露出来。

如第12图所示，在去除第一载板110之后，进行一抛光工艺以移除一部份的模塑料300，其中抛光工艺会停止于抛光停止层111上，此时，使得抛光停止层111的上表面与模塑料300的第一表面300a齐平。

如图13所示，进行光刻工艺及蚀刻工艺，以于抛光停止层111中形成多个开口111a，其中开口111a分别显露出凸块垫204。

如图14所示，随后，分别于开口111a中形成第二连接件620，例如微凸块。第二连接件620可包含金、银、铜、镍、钨、或它们的组合。第二连接件620具有一细间距，其等同于被设置到内连部件10上的各半导体晶粒的主表面上的输出/输入垫(i/opad)间距。

然后，如图15所示，至少一第一半导体晶粒11及至少一第二半导体晶粒12设于内连部件10上。第一半导体晶粒11及第二半导体晶粒12可以是覆晶芯片，使其有源面朝下面向第二连接件620。第一半导体晶粒11及第二半导体晶粒12是借由第二连接件620电连接第一rdl结构200。

第一半导体晶粒11及第二半导体晶粒12是具有一定功能的有源集成电路芯片，例如，图形处理单元(gpu)、中央处理单元(cpu)、存储器芯片等。根据本发明一实施例，第一半导体晶粒11及第二半导体晶粒12可被一起设置于一封装内，且可为具有其特定功能的不同的芯片。可选地，底胶(图未示)可被应用于各晶粒的下方。

最后，如图16所示，利用本领域已知的方法将第三载板130及黏着层131去除。接着，进行一切割工艺，构成彼此分离的个别的半导体封装1。应理解的是，虽然在附图中绘示各封装包含两个晶粒，但在一些实施例中，各半导体封装1可以包含单个晶粒。根据本发明实施例，没有使用模塑料以覆盖至少一所述半导体晶粒。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。