基于双层盖帽层结构的Ⅲ族氮化物HEMT器件及其制作方法与流程

本发明涉及一种HEMT器件及其制作方法，特别涉及一种通过双层盖帽层结构实现高性能Ⅲ族氮化物HEMT器件的方法，属于半导体制造领域。

背景技术：

HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的，与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比，Ⅲ族氮化物半导体由于压电极化和自发极化效应，在异质结构上(Heterostructure)，如：AlGaN/GaN，能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中，势垒层一般不需要进行掺杂。Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。

然而，Ⅲ族氮化物HEMT器件仍然面临诸多挑战，如：电流崩塌，阈值稳定及器件的可靠性等，电流崩塌指器件在高压关态应力后，器件的导通电阻增加的现象。导通电阻的增加会严重增加器件的功耗，甚至无法实现器件的开启，而这种现象的一个主要原因为Ⅲ族氮化物HEMT器件中较为严重的界面态或表面态，当器件在关态时，会产生较多的热电子，热电子产生后会被界面态或表面态中的缺陷捕获，当器件需要由关态转变为开态时，器件沟道中的电子浓度由于缺陷的捕获而降低，这种电子的捕获和释放如果发生在栅极下方，会造成器件的阈值电压发生变化，影响器件的可靠性。

为降低器件的电流崩塌及提高器件的可靠性，生长盖帽层是一个有效的手段，例如对于AlGaN/GaN HEMT器件来说，可以通过在AlGaN表面生长一层GaN，以防止AlGaN表面的氧化，从而降低器件表面态。或者，也可以使用原位生长SiN的方法来进一步降低器件的表面态，并且获得较低的界面态。但是，传统的单一盖帽层结构对于电流崩塌的限制还是存在局限性，需要对其作进一步的改善和提高。

技术实现要素：

本发明的主要目的在于提供一种基于双层盖帽层结构的Ⅲ族氮化物HEMT器件及其制作方法，以克服现有技术中的不足。

为了实现前述发明目的，本发明采用的技术方案包括：

本发明实施例公开了一种基于双层盖帽层结构的Ⅲ族氮化物HEMT器件，包括外延层以及与外延层配合的源极、漏极和栅极，所述外延层包括异质结构，所述异质结构包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于第一半导体的带隙；进一步的，所述外延层还包括依次形成在第二半导体上的第一盖帽层和第二盖帽层，所述第一盖帽层能够通过电离施主产生电荷以补偿所述第二半导体的表面受主能级，所述第二盖帽层能够减少或防止所述外延层表面产生自然氧化层及悬挂键。

优选的，所述第一盖帽层电离产生的施主电荷密度至少接近所述第二半导体的受主态密度。

本发明实施例还公开了一种基于双层盖帽层结构的Ⅲ族氮化物HEMT器件的制作方法，包括生长形成包含异质结构的外延层以及制作与异质结构配合的栅极、源极和漏极，所述异质结构包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于第一半导体的带隙；进一步的，所述制作方法还包括：在生长形成所述外延层的过程中，于第二半导体上依次生长形成第一盖帽层和第二盖帽层，所述第一盖帽层能够电离施主产生电荷以补偿所述第二半导体的表面受主能级，所述第二盖帽层能够减少或防止所述外延层表面产生自然氧化层及悬挂键。

优选的，所述第一盖帽层电离产生的施主电荷密度至少接近所述第二半导体的受主态密度。

与现有技术相比，本发明通过在HEMT器件结构中设置双层盖帽层结构，可以有效抑制器件的电流崩塌，同时还可以大幅提高器件的阈值稳定性，真正实现高性能Ⅲ族氮化物HEMT器件。

附图说明

图1是本发明一典型实施方案中一种基于双层盖帽层结构的高性能Ⅲ族氮化物HEMT器件的原理图；

图2a是一种现有HEMT器件由关断状态转为导通状态的局部结构示意图；

图2b是一种现有HEMT器件由导通状态转为关断状态的局部结构示意图；

图3是本发明一实施例中一种基于双层盖帽层结构的HEMT器件的局部结构示意图；

图4是本发明一实施例中一种基于双层盖帽层结构的高性能GaN/AlGaN HEMT器件的结构示意图；

附图标记说明：1—衬底，2—沟道层氮化镓，3—二维电子气，4—空间层氮化铝，5—势垒层铝镓氮，6—n型盖帽层，7—防氧化盖帽层，8—源极，9—漏极，10—栅极，11—n型盖帽层电离出来的正电荷，12—栅介质，13—非高掺杂盖帽层氮化镓，14作为沟道层的第一半导体，15—作为势垒层的第二半导体，16—沟道耗尽区，17—负电荷积累区，18—空间层。

具体实施方式

鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。

本发明实施例提供的一种基于双层盖帽层结构的Ⅲ族氮化物HEMT器件，包括外延层以及与外延层配合的源极、漏极和栅极，所述外延层包括异质结构，所述异质结构包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于第一半导体的带隙。进一步的，所述外延层还包括依次形成在第二半导体上的第一盖帽层和第二盖帽层，所述第一盖帽层能够通过电离施主产生正电荷以补偿所述第二半导体的表面受主能级，所述第二盖帽层能够减少或防止所述外延层表面产生自然氧化层及悬挂键。

前述悬挂键的释义如下：一般晶体因晶格在表面处突然终止，在表面的最外层的每个原子将有一个未配对的电子，即有一个未饱和的键，这个键称为悬挂键。

进一步的，所述第二盖帽层与栅极之间还设置有介质层和/或钝化层。

优选的，所述介质层或钝化层的材质包括氧化铝、氮化铝、氧化硅或氮化硅等，且不限于此。

较为优选的，所述第一盖帽层电离产生的施主电荷密度在1E17cm^-3至1E20cm-³之间。

进一步的，所述第一盖帽层为n型盖帽层。

更进一步的，所述n型盖帽层中施主杂质的掺杂浓度在1E17cm^-3至1E20cm-³之间。

更为具体的，所述n型盖帽层通过电离施主产生正电荷的密度至少需接近势垒层15受主态密度。

优选的，所述第一盖帽层的厚度在以上。

进一步的，所述第一盖帽层的材质包括AlN、GaN、AlGaN、AlInN、InGaN或AlInGaN，且不限于此。

前述第二盖帽层亦可被命名为防止氧化盖帽层。

优选的，所述第二盖帽层的厚度在以上。

进一步的，所述第二盖帽层的材质包括Si₃N₄、SiO₂或Al₂O₃，且不限于此。

进一步的，所述第一半导体的材质包括GaN，且不限于此。

进一步的，所述第二半导体的材质包括Al_xGa_(1-x)N，0＜x≤1，且不限于此。

进一步的，所述第一半导体与第二半导体之间设置有空间层。

进一步的，所述空间层的材质包括AlN；和/或，所述第二半导体与源极、漏极形成欧姆接触，且不限于此。

本发明实施例提供的一种基于双层盖帽层结构的Ⅲ族氮化物HEMT器件的制作方法，包括生长形成包含异质结构的外延层以及制作与异质结构配合的栅极、源极和漏极，所述异质结构包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于第一半导体的带隙。进一步的，所述制作方法还包括：在生长形成所述外延层的过程中，于第二半导体上依次生长形成第一盖帽层和第二盖帽层，所述第一盖帽层能够电离施主产生正电荷以补偿所述第二半导体的表面受主能级，所述第二盖帽层能够减少或防止所述外延层表面产生自然氧化层及悬挂键。

进一步的，所述的制作方法还包括：采用原位生长(in-situ)方式生长形成所述第一盖帽层和/或第二盖帽层。

较为优选的，所述第一盖帽层、第二盖帽层均采用in-situ方式生长。

进一步的，所述的制作方法包括：在第二半导体上生长形成第一盖帽层时，采用非故意掺杂或故意掺杂的方式对所述第一盖帽层进行掺杂。

进一步的，所述第一盖帽层电离产生的施主电荷密度在1E17cm^-3至1E20cm-³之间。

更进一步的，所述第一盖帽层为n型盖帽层。

更进一步的，所述n型盖帽层中施主杂质的掺杂浓度在1E17cm^-3至1E20cm-³之间。

更为具体的，所述n型盖帽层通过电离施主产生正电荷的密度在1E17cm^-3至1E20cm-³之间。

优选的，所述第一盖帽层的厚度在以上。

进一步的，所述第一盖帽层的材质包括AlN、GaN、AlGaN、AlInN、InGaN或AlInGaN，且不限于此。

优选的，所述第二盖帽层的厚度在以上。

进一步的，所述第二盖帽层的材质包括Si₃N₄、SiO₂或Al₂O₃，且不限于此。

进一步的，所述第一半导体的材质包括GaN，且不限于此。

进一步的，所述第二半导体的材质包括Al_xGa_(1-x)N，0＜x≤1，且不限于此。

进一步的，所述第一半导体与第二半导体之间设置有空间层。

进一步的，所述空间层的材质包括AlN，且不限于此。

进一步的，所述第二半导体与源极、漏极形成欧姆接触。

进一步的，所述的制作方法还包括：在第二盖帽层上形成栅介质层和/或钝化层，之后在所述栅介质层和/或钝化层上制作栅极。

进一步的，所述介质层或钝化层的材质包括氧化铝、氮化铝、二氧化硅或氮化硅，且不限于此。

进一步的，在生长所述外延层的过程中，可以通过调控外延生长条件而实现对器件结构、性能的条款。其中，所述外延生长条件包括所述外延设备的功率、所述外延设备内的气压、所述外延设备内的气体组合，以及所述外延设备内的生长频率中的任意一者或两种以上的组合，且不限于此。

在本发明的一些较为具体的实施方案中，一种基于双层盖帽层结构的高性能Ⅲ族氮化物HEMT器件的制作方法可以包括：

S1、提供外延生长样品，所述外延生长样品的外延层包括；主要由作为沟道层的第一半导体14和作为势垒层的第二半导体组成的异质结构；

S2、在第二半导体上in-situ外延生长n型盖帽层，其掺杂浓度可通过非故意掺杂或故意掺杂进行控制，至少需接近势垒层界面态密度；

S3、在n型盖帽层上in-situ外延生长防氧化盖帽层，使得在之后的工艺过程中不会产生自然氧化层，尤其是在之后生长栅介质或钝化层时，能获得低的界面态密度。

S4、继续进行HEMT器件制作工艺，得到高性能Ⅲ族氮化物HEMT器件，注意在生长栅介质或钝化层之后的开孔时注意考虑到对防氧化盖帽层的刻蚀开孔。

其中，前述防止氧化盖帽层、n型盖帽层的材质可如前文所述，此处不再赘述。

进一步的，在第二半导体上in-situ外延生长n型盖帽层时，其掺杂方式为δ掺杂，方便控制浓度及掺杂深度，但不限于此。

进一步的，所述防止氧化盖帽层以及n型盖帽层均采用in-situ方式生长。

本发明通过在HEMT器件外延层的最上层生长防止氧化的盖帽层(第二盖帽层)，可以有效降低外延层表面的悬挂键，在之后生长栅介质或钝化层时，可以进一步减少界面的自然氧化层及悬挂键，获得低界面态密度的器件结构。以及，通过在防氧化盖帽层的下方生长n型盖帽层(第一盖帽层)，可以在减少氧化降低悬挂键的基础上，利用n型盖帽层的电离产生施主电荷，有效补偿势垒层表面受主能级，降低受主对电子的捕获，通过从而降低电流崩塌，同时提高阈值稳定性，进一步提升器件性能。

另外，本发明提供的通过双层盖帽层结构实现高性能Ⅲ族氮化物HEMT器件的方法过程简单，成本低廉，无二次外延的要求，与现有的器件制造工艺兼容性非常高，利于大规模实施。

请参阅图1所示，在本发明的一典型实施方案中，一种基于双层盖帽层结构的高性能Ⅲ族氮化物HEMT器件可以包括：主要由作为沟道层的第一半导体14和作为势垒层的第二半导体15组成的异质结构，以及源8、漏9、栅极10。其中，源、漏极通过形成于异质结构中的二维电子气3电连接。

进一步的，所述势垒层15之上还设有防氧化盖帽层7以及n型盖帽层6组成的双层盖帽层结构。其中，该n型盖帽层6可电离产生施主电荷11(正电荷)。该双层盖帽层结构之上还可设有栅介质层12，栅极10设于栅介质层上方。

进一步的，所述第二半导体15与源极8和漏极9金属形成欧姆接触。

进一步的，所述双层盖帽层结构中的n型盖帽层6是高掺杂的，掺杂浓度至少需接近势垒层界面态密度。

进一步的，在第一半导体14和第二半导体15之间可设置有空间层18。

在一些实施例中，前述异质结构可以由GaN和Al_xGa_(1-x)N(0＜x≤1)半导体组成，源8、漏9电极位于Al_xGa_(1-x)N表面并且通过欧姆接触与二维电子气相连接，栅极设于源、漏极之间，在栅极10金属和Al_xGa_(1-x)N表面之间存在防氧化盖帽层7以及n型盖帽层6的双层盖帽层结构，双层盖帽层结构可以减少界面的自然氧化层及悬挂键，以获得低界面态密度，并且通过n型盖帽层6电离产生的施主电荷11可以有效补偿受主能级，降低受主对电子的捕获。

下面将结合附图及一些典型实施案例对本发明的技术方案进行清楚、完整的描述。

如图2a所示，在现有的一种HEMT器件(以AlGaN/GaN器件为例)中，电流崩塌现象的原因是：在器件关断状态下，在栅极10两侧AlGaN与栅介质层12界面处会积累负电荷形成负电荷积累区17，由于静电感应作用，积累的负电荷会部分耗尽下方沟道区的二维电子气，形成沟道耗尽区16。当栅极电压上升，使器件从关态向开态转换时，负电荷积累区的电荷由于处于较深的陷阱能级中，不能及时被释放，使得下方沟道中的二维电子气仍然处于部分耗尽的状态，使器件不能完全导通，导致导通电阻增加，随着时间增加，负电荷积累区17的电荷逐渐被释放，下方沟道的二维电子气恢复，使得器件逐渐达到完全导通。根据目前的研究结构，负电荷从深能级缺陷中被释放出来的时间能达到微秒至秒的量级。

此外，如图2b所示，在现有的HEMT器件(以AlGaN/GaN器件为例)中，阈值不稳定的原因是：在器件关断状态下，在栅极10下方二维电子气受栅压控制被耗尽，同时界面态及缺陷等引起的受主能级中捕获的电子也被释放，没有被电子填充。当栅压上升，器件从关断态向导通态转换时，栅极10下方二维电子气受栅压控制而上升，栅极下方沟道导通，器件导通，而在器件导通状态下，由于界面态及缺陷等引起的受主能级也捕获电子，被电子填充，当栅压下降，使器件从导通态向关断态转换时，栅下势垒层中的受主态中的电子由于处于较深的陷阱能级中，不能及时被释放，使得栅下沟道中的二维电子气提前被耗尽，阈值发生正向漂移，严重影响器件的稳定性。

鉴于上述普通HEMT器件存在的缺陷，本案发明人提出了本发明的技术方案。

请继续参阅图1，在外延过程中，在衬底上外延生长完作为沟道层的第一半导体14和作为势垒层的第二半导体15之后，在势垒层上方生长n型盖帽层6，通过非故意掺杂或故意掺杂的方式，控制其电离产生的施主电荷11的密度至少需接近势垒层受主态密度，从而通过n型盖帽层的电离产生施主电荷，有效补偿势垒层表面受主能级，降低受主对电子的捕获；在n型盖帽层上继续外延生长一层防氧化盖帽层7，由于整个外延过程是in-situ方式的原位生长，可以有效减少氧化降低悬挂键，而在之后的器件制造工艺中，对于生长栅介质或钝化层时，有助于以获得低界面态密度的器件结构，利用两种盖帽层的结合，有效的抑制了器件的电流崩塌，同时提高了器件的阈值稳定性，实现高性能Ⅲ族氮化物HEMT器件。

再请参阅图3所示，对于本发明的一实施例中一种具有双层盖帽层结构的HEMT器件来说，在器件关断状态下，在栅极10下方二维电子气受栅压控制被耗尽，而表面的悬挂键以及自然氧化层引起的界面态由于防止氧化盖帽层7结构，得到了明显的减少，而且其引起的受主能级也由于n型盖帽层6电离所产生的施主电荷11所补偿，不会形成负电荷积累区，当栅压上升，器件从关断态向导通态转换时，栅极10下方二维电子气受栅压控制而上升，栅极下方沟道导通，器件导通，由于不存在处于陷阱能级的电荷，下方沟道中的二维电子气完全导通，不存在或很大程度上减少电流崩塌；同时，而由于界面态引起的受主能级一直被n型盖帽层6电离所产生的施主电荷11所补偿，当栅压下降，使器件从导通态向关断态转换时，栅下二维电子气基本不受界面态引起的受主能级的影响，使得栅下沟道中的二维电子气正常耗尽，阈值不发生漂移，提高器件的稳定性。

以上对本发明技术方案进行了概述，为了是公众能更好的理解本发明的实际应用价值，以下以基于AlGaN/GaN异质结的HEMT器件为例进一步阐述本发明的技术方案。

该实施例中的一种基于AlGaN/GaN异质结的HEMT器件的制作方法可以包括：

请参阅图4所示，该HEMT器件的初始外延层结构包括衬底1上的沟道层2、空间层4和势垒层5。当然，实际外延层结构还可包括其他外延结构，如成核层、高阻层和过渡层等结构(图中未示出)，外延层结构中形成有二维电子气3。

之后，在初始外延层片上in-situ外延生长一层高掺杂n型盖帽层6，其掺杂方式可以但不限于δ掺杂，控制其掺杂浓度，使其与势垒层界面态密度的偏差范围不大于±40％，通过n型盖帽层的电离产生施主电荷，有效补偿势垒层表面受主能级，生长的n型盖帽层的材料可以为AlGaN，但不限于此。

进一步的，在n型盖帽层上继续外延生长一层防氧化盖帽层7，由于整个外延过程是in-situ方式的原位生长，可以有效减少氧化降低悬挂键，生长的防止氧化盖帽层可以为Si₃N₄等，但不限于此。

in-situ外延结束后在样品的表面制作源极8和漏极9，首先在样品表面旋涂光刻胶，然后通过设计的掩膜版和光刻技术在样品表面形成源、漏极的图形化，之后要注意对防氧化盖帽层的刻蚀开孔，利用光刻胶作掩膜，其刻蚀方式可以但不限于RIE，然后再沉积金属，一般选择沉积钛、铝、镍、金(Ti、Al、Ni、Au，厚度分别为20nm、130nm、50nm、150nm)等多层金属，金属沉积后将源、漏极外的金属剥离干净，然后进行快速退火，条件为890℃退火30秒，退火后源极8和漏极9与二维电子气3相连接。

然后在样品表面生长介质层12，其生长方式可以但不限于等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)和感应耦合等离子体化学气相沉积等常用的半导体沉积技术。沉积的介质可选但不限于氧化铝、氮化铝、氧化硅和氮化硅等半导体中常用的介质薄膜。此时由于防氧化盖帽层的存在，表面的自然氧化层减少，与之前的介质层与势垒层的界面，可以获得更低的界面态密度。

沉积完成后再通过光刻的方法形成栅金属的图形，在样品的势垒层刻蚀区域的上方沉积栅金属和剥离工艺，形成栅极10，最后将源、漏极上的介质层刻蚀干净。栅金属一般选择Ni、Au，厚度分别为50nm、150nm。

再请参阅图4所示，藉由前述制作方法实现的高性能MISHEMT器件包括源8、漏9、栅极10、栅介质12以及异质结构，源8、漏9电极通过形成于异质结构中的二维电子气3电连接，异质结构由GaN和AlxGa_(1-x)N半导体组成，源、漏极位于n型盖帽层氮化镓6表面并且通过欧姆接触与二维电子气3相连接，栅极24设于源、漏极之间，在栅极金属和n型盖帽层氮化镓6表面之间存在栅介质12，形成MISHEMT结构，并与半导体表面形成肖基特接触。

本发明实现的高性能MISHEMT器件的工作原理为：在器件关断状态下，在栅极10下方二维电子气受栅压控制被耗尽，而表面的悬挂键以及自然氧化层引起的界面态由于防止氧化盖帽层7结构，得到了明显的减少，其引起的受主能级也由于n型盖帽层6电离所产生的施主电荷11所补偿，基本不会形成负电荷积累区，当栅压上升，器件从关断态向导通态转换时，栅极10下方二维电子气受栅压控制而上升，由于几乎不存在处于陷阱能级的电荷，下方沟道中的二维电子气能够完全导通，器件导通，不存在或很大程度上减少电流崩塌；同时，而由于界面态引起的受主能级一直被n型盖帽层6电离所产生的施主电荷11所补偿，当栅压下降，使器件从导通态向关断态转换时，栅下二维电子气基本不受界面态引起的受主能级的影响，使得栅下沟道中的二维电子气正常耗尽，阈值不发生漂移，提高器件的稳定性。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。