一种雪崩光电二极管及其制造方法与流程

本发明涉及光电技术领域，特别是涉及一种雪崩光电二极管及其制造方法。

背景技术：

雪崩光电二极管(Avalanche Photodiode,简写为：APD)由于其具有内部增益，可以提供比PIN探测器(Positive-Intrinsic-Negative Detector，简写为：PD)高灵敏度，被广泛应用于光通信系统中。近年来，面向100Gbit/s、甚至400Gbit/s高速通信系统应用的高响应速率、高灵敏度的APD已经成为相关领域关注的焦点。相对于已经在10Gbit/s以下的InP/InGaAs材料APD，InAlAs/InGaAs材料APD明显受到青睐。这是因为InAlAs碰撞离化特性优于InP，倍增过程中产生的过剩噪声因子小，更适合于长距离高响应速率的要求。

InAlAs/InGaAs材料APD的外延结构一般是掺Fe的半绝缘型衬底片上，使用分子束外延法(Molecular Beam Epitaxy，简写为：MBE)依次生产出N型InP缓冲层，N型重掺杂接触层，I型InAlAs倍增层，P型InP电场控制层，I型InGaAs光吸收层，I型InP帽层，P型InGaAs接触层。

发明人发现因为InAlAs材料在分子束化学气相外延生长(Molecular Beam Epitaxy,简写为：MBE)生长温度大概在480摄氏度，所以扩散温度不宜太高，而降低温度，I型InAlAs材料又无法通过扩散成P型。另一方面，现有技术中的沟道过深，侧壁金属无法链接的问题。因此，需要设计新的工艺条件来解决上述问题。

技术实现要素：

本发明要解决的技术问题之一是改善现有技术中因为沟道深度要求，可能带来的沟道侧壁金属无法良好衔接的问题。

本发明进一步要解决的技术问题是提供一种雪崩光电二极管及其制造方法。

本发明采用如下技术方案：

第一方面，本发明实施例提供了一种雪崩光电二极管，半绝缘衬底依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域，

在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧设置有第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道设置有第二沟道；在N型接触层上，衔接着所述第二沟道设置有第三沟道；

其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；所述第一沟道、第二沟道和第三沟道的两侧表面都生长有介质钝化层，在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。

可选的，在N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层时，

则所述I型光吸收层和I型帽层之间还设置有一层I型InAlAs包层，其中，所述P型半导体区域由I型帽层和I型InAlAs包层中的指定区域通过闭管扩散加工而成。

可选的，所述N型InP接触层掺杂浓度1e19cm^-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm^-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm^-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm^-3，厚度1至1.2μm；I型InAlAs包层掺杂浓度小于5e15cm^-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm^-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm^-3，厚度0.15μm。

可选的，所述半绝缘衬底底部有氮化硅介质反射层和反射金属层，氮化硅介质反射层厚度所示反射金属层由Ti/Pt/Au构成，其中Ti、Pt、Au的厚度分别为和

第二方面，本发明实施例提供了一种雪崩光电二极管的制造方法，所述制造方法包括：

在半绝缘衬底上用分子束气象外延沉积的方法依次堆叠N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层，其中，I型帽层中利用扩散工艺生成有P型半导体区域；

在I型光吸收层、I型帽层和P型接触层上，位于所述P型半导体区域的两侧刻蚀出第一沟道；在I型倍增层和P型电场控制层上，衔接着所述第一沟道的底部区域，刻蚀出第二沟道，在N型接触层上，衔接着所述第二沟道的底部区域，刻蚀出第三沟道；其中，第一沟道比第二沟道宽，第二沟道比第三沟道宽；

在所述第一沟道、第二沟道和第三沟道的两侧表面生长介质钝化层；在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。

可选的，在N型接触层、I型倍增层、P型电场控制层、I型光吸收层、I型帽层和P型接触层分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层时，在所述I型光吸收层和I型帽层之间还通过分子束气象外延沉积有一层I型InAlAs包层，其中，所述P型半导体区域由I型帽层和I型InAlAs包层中的指定区域通过闭管扩散加工而成。

可选的，所述的P型半导体区域由锌闭管扩散完成，其中，扩散源为磷化锌，扩散温度为460至480摄氏度。

可选的，所述N型InP接触层掺杂浓度1e19cm^-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm^-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm^-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm^-3，厚度1至1.2μm；I型InAlAs包层掺杂浓度小于5e15cm^-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm^-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm^-3，厚度0.15μm。

可选的，刻蚀出第一沟道、刻蚀出第二沟道和刻蚀出第三沟道，具体包括

光刻并使用氢溴酸、饱和溴水和水比例为1:1:1的溶液腐蚀到I型光吸收层；使用浓硫酸、双氧水和水比例1:1:5的溶液腐蚀到P型电场控制层上，完成第一沟道腐蚀；

光刻并使用氢溴酸、饱和溴水和水比例1:2:5的溶液腐蚀到N型接触层；

光刻并使用氢溴酸、饱和溴水和水比例1:1:1的溶液腐蚀N型接触层，停止于半绝缘衬底。

可选的，将外延片减薄抛光到约150μm，在外延片抛光面用增强等离子气相沉积氮化硅介质反射层；

采用电子束蒸发方式，在氮化硅介质反射层上形成Ti/Pt/Au反射金属层，其中Ti、Pt、Au的厚度分别为和

与现有技术相比，本发明的有益效果在于：本发明实施例通过在现有的雪崩光电二极管中提供三层台阶式的沟道设计，可以改善沟道过深，侧壁N接触金属层容易出现的衔接问题，提高了雪崩光电二极管的加工成品率。现有技术中产生上述沟道侧壁金属衔接的问题，通常是因为不同层在腐蚀液中的腐蚀度会有所不同，从而在一次性腐蚀过程中可能产生葫芦型沟道，从而给后续侧壁生成N接触金属层时，留下了衔接中断的隐患。

【附图说明】

图1是本发明实施例提供的一种雪崩光电二极管的剖面结构示意图；

图2是本发明实施例提供的一种雪崩光电二极管的剖面结构示意图；

图3是本发明实施例提供的一种雪崩光电二极管的制造方法流程图；

图4是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀方法流程图；

图5是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图6是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图7是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图8是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图9是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图10是本发明实施例提供的一种雪崩光电二极管的沟道刻蚀结构示意图；

图11是本发明实施例提供的一种雪崩光电二极管的制造方法流程图；

图12是本发明实施例提供的一种雪崩光电二极管的俯视结构示意图。

【具体实施方式】

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。

此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例1:

本发明实施例1提供了一种雪崩光电二极管，如图1所示，半绝缘衬底10依次堆叠N型接触层20、I型倍增层30、P型电场控制层40、I型光吸收层50、I型帽层70和P型接触层80，其中，I型帽层70中利用扩散工艺生成有P型半导体区域，在I型光吸收层50、I型帽层70和P型接触层80上，位于所述P型半导体区域的两侧设置有第一沟道21；在I型倍增层30和P型电场控制层40上，衔接着所述第一沟道设置有第二沟道22；在N型接触层20上，衔接着所述第二沟道22设置有第三沟道；

其中，第一沟道21比第二沟道22宽，第二沟道22比第三沟道宽23；所述第一沟道21、第二沟道22和第三沟道23的两侧表面都生长有介质钝化层5，在位于所述第一沟道21、第二沟道22和第三沟道23外环侧的介质钝化层5表面和沟道中的N型接触层20表面生成N接触金属层3。

本发明实施例通过在现有的雪崩光电二极管中提供三层台阶式的沟道设计，可以改善沟道过深，侧壁N接触金属层容易出现的衔接问题，提高了雪崩光电二极管的加工成品率。现有技术中产生上述沟道侧壁金属衔接的问题，通常是因为不同层在腐蚀液中的腐蚀度会有所不同，从而在一次性腐蚀过程中可能产生葫芦型沟道，从而给后续侧壁生成N接触金属层时，留下了衔接中断的隐患。

在本发明实施例实现过程中，发明人发现现有技术中的雪崩光电二极管其形成的P型半导体区域较浅，现有技术中P型半导体区域底部的曲率半径较小，存在较明显的边缘电场效应。因此，基于本发明实施例，还提供了一种改进方案以改善上述问题。具体的，如图2所示，在N型接触层20、I型倍增层30、P型电场控制层40、I型光吸收层50、I型帽层70和P型接触层80分别为：N型InP接触层、I型InAlAs倍增层、P型InP电场控制层、I型InGaAs光吸收层、I型InP帽层和P型InGaAs接触层的InAlAs/InGaAs材料的APD应用场景下，所述I型光吸收层50和I型帽层70之间还设置有一层I型InAlAs包层60，其中，所述P型半导体区域由I型帽层70和I型InAlAs包层60中的指定区域通过闭管扩散加工而成。

在该扩展方案中，I型InGaAs光吸收层50是窄带隙材料，I型InP帽层70和I型InAlAs包层60是宽带隙材料，而I型InAlAs包层60比I型InP帽层70带隙还要宽。

实施例2:

实施例1中提出了一种雪崩光电二极管的结构，本发明实施例是基于实施例1基础上提供一组可供实现的雪崩光电二极管的参数组合。其中，所述N型InP接触层掺杂浓度1e19cm^-3，厚度0.5μm；I型InAlAs倍增层，掺杂浓度小于5e15cm^-3，厚度0.2至0.4μm；P型InP电场控制层，掺杂浓度1e18cm^-3，厚度0.32-0.35μm；I型InGaAs光吸收层掺杂浓度小于5e15cm^-3，厚度1至1.2μm；I型InAlAs包层60掺杂浓度小于5e15cm^-3，厚度1至1.5μm；I型InP帽层掺杂浓度小于5e15cm^-3，厚度1至1.5μm；P型InGaAs接触层掺杂浓度1e19cm^-3，厚度0.15μm，所述的I型InAlAs包层60，掺杂小于5e15cm^-3，厚度1到1.5μm。

在本发明实施例中，由于带隙I型InGaAs光吸收层厚度1至1.2μm比较宽，可以很好的降低暗电流。而且，厚的InAlAs包层60(厚度1至1.5μm),可以增大P型半导体区域90底部的曲率半径，减少边缘电场。

在本发明实施例实现过程中，发明人发现一组反射膜结构，可以有效的提高光电二极管的响应度。具体的，所述半绝缘衬底10底部有氮化硅介质反射层2和反射金属层1，氮化硅介质反射层2厚度反射金属层1由Ti/Pt/Au组成。通过测试这种组合的反射层反射率有75％，对于1.2um厚度的InGaAs吸收层，探测器响应度可以从0.71A/W提高到0.94A/W。

实施例3:

本发明实施例还提供了一种雪崩光电二极管的制造方法，用于加工制造如实施例1或者实施例2中所述的雪崩光电二极管，如图3所示(并借鉴图1或图2)，所述制造方法包括：

在步骤201中，在半绝缘衬底10上用分子束气象外延沉积的方法依次堆叠N型接触层20、I型倍增层30、P型电场控制层40、I型光吸收层50、I型帽层70和P型接触层80，其中，I型帽层70中利用扩散工艺生成有P型半导体区域。

在步骤202中，在I型光吸收层50、I型帽层70和P型接触层80上，位于所述P型半导体区域的两侧刻蚀出第一沟道21。

在步骤203中，在I型倍增层30和P型电场控制层40上，衔接着所述第一沟道21的底部区域，刻蚀出第二沟道22。

在步骤204中，在N型接触层20上，衔接着所述第二沟道22的底部区域，刻蚀出第三沟道23；其中，第一沟道21比第二沟道22宽，第二沟道22比第三沟道23宽。

在步骤205中，在所述第一沟道21、第二沟道22和第三沟道23的两侧表面生长介质钝化层。

在步骤206中，在位于所述第一沟道、第二沟道和第三沟道外环侧的介质钝化层表面和沟道中的N型接触层表面生成N接触金属层。

本发明实施例通过在现有的雪崩光电二极管中提供三层台阶式的沟道设计，可以改善沟道过深，侧壁N接触金属层容易出现的衔接问题，提高了雪崩光电二极管的加工成品率。

在本发明实施例实现过程中，发明人发现现有技术中的雪崩光电二极管其形成的P型半导体区域90较浅，现有技术中P型半导体区域90底部的曲率半径较小，存在较明显的边缘电场效应。因此，基于本发明实施例，还提供了一种改进方案以改善上述问题。具体的，在N型接触层20、I型倍增层30、P型电场控制层40、I型光吸收层50、I型帽层70和P型接触层80分别为：N型InP接触层20、I型InAlAs倍增层30、P型InP电场控制层40、I型InGaAs光吸收层50、I型InP帽层70和P型InGaAs接触层80时，在所述I型InGaAs光吸收层50、I型InP帽层70之间还通过分子束气象外延沉积有一层I型InAlAs包层60，其中，所述P型半导体区域由I型InP帽层70和I型InAlAs包层60中的指定区域通过闭管扩散加工而成。

在上述扩展实施方案中，为了既能实现扩散材料在所述I型InAlAs包层60和I型帽层70中扩散，还要保证扩散温度低于I型InAlAs生长温度(低于480度)，避免导致暗电流增大。为了克服上述技术难点，结合本发明实施例，存在一种可扩展的实现方案，具体的：所述的P型半导体区域90由锌闭管扩散完成，其中，扩散源为磷化锌，扩散温度为460至480摄氏度。其中，采用现有技术中的扩散温度500-550是无法保证I型InAlAs包层稳定性的前提下，完成相应扩散过程的。

基于本发明实施例，提供一组可供实现的雪崩光电二极管的参数组合，其中，所述N型InP接触层20掺杂浓度1e19cm^-3，厚度0.5μm；I型InAlAs倍增层30，掺杂浓度小于5e15cm^-3，厚度0.2至0.4μm；P型InP电场控制层40，掺杂浓度1e18cm^-3，厚度0.32-0.35μm；I型InGaAs光吸收层50掺杂浓度小于5e15cm^-3，厚度1至1.2μm；I型InAlAs包层60掺杂浓度小于5e15cm^-3，厚度1至1.5μm；I型InP帽层70掺杂浓度小于5e15cm^-3，厚度1至1.5μm；P型InGaAs接触层80掺杂浓度1e19cm^-3，厚度0.15μm。

在本发明实施例中，由于带隙I型InGaAs光吸收层50厚度1至1.2μm比较宽，可以很好的降低暗电流。而且，厚的InAlAs包层60(厚度1至1.5μm),可以增大P型半导体区域90底部的曲率半径，减少边缘电场。

结合本发明实施例还存在一种可选的扩展方案，将外延片减薄抛光到约150μm，在外延片抛光面用增强等离子气相沉积氮化硅介质反射层2；

采用电子束蒸发方式，在氮化硅介质反射层2上形成Ti/Pt/Au反射金属层1，其中Ti、Pt、Au的厚度分别为和

通过测试这种组合的反射层反射率有75％，对于1.2um厚度的InGaAs吸收层50，探测器响应度可以从0.71A/W提高到0.94A/W。

在本发明实施例中，为了刻蚀出第一沟道21、第二沟道22和第三沟道23，提供了一种优选的实现方案，如图4所示，具体包括以下执行步骤：

在步骤301中，光刻并使用氢溴酸、饱和溴水和水比例为1:1:1的溶液腐蚀到I型光吸收层50。

其中，氢溴酸、饱和溴水和水比例为1:1:1的腐蚀液属于无区别性的，能够腐蚀任一层材料的腐蚀液，因此，在进行步骤301中的腐蚀过程时，通常是先进行光刻胶制31作待腐蚀的第一沟道图形，如图5所示，然后，通过定时的方式进行腐蚀。在实际操作时还允许部分过腐蚀，即可以腐蚀部分I型光吸收层50，给操作留下一定的自由空间。执行完步骤301之后的芯片结构剖面图如图6所示，其中画虚线部分为待腐蚀完成的第一沟道21区域。

在步骤302中，使用浓硫酸、双氧水和水比例1:1:5的溶液腐蚀到P型电场控制层40上，完成第一沟道21腐蚀。

其中，浓硫酸、双氧水和水比例1:1:5的溶液不腐蚀InP，所以InP电场控制层40可以起到腐蚀停止层的作用。执行完步骤302之后的芯片结构剖面图如图7所示。

在步骤303中，光刻并使用氢溴酸、饱和溴水和水比例1:2:5的溶液腐蚀到N型接触层20。

此时光刻过程可以覆盖掉第一沟道的两壁，从而能够避免在进行第二沟道腐蚀过程中，对第一沟道的侧壁产生二次腐蚀，从而能够改善现有技术中可能产生的葫芦形沟道。如图8所示，进行步骤303光刻过程前通常是要去除步骤301中的光刻胶后，重新涂敷光刻胶32，并光刻出第二沟道的图形。执行完步骤303，并去除相应光刻胶32后的芯片结构剖面图如图9所示。

使用氢溴酸、饱和溴水和水比例1:2:5的溶液是氢溴酸、饱和溴水和水比例为1:1:1的溶液腐蚀速度的三分之一，可以避免过度腐蚀。

在步骤304中，光刻并使用氢溴酸、饱和溴水和水比例1:1:1的溶液腐蚀N型接触层20，停止于半绝缘衬底10。

如图10所示，为完成光刻胶涂敷和相应光刻出第三沟道图形后的芯片结构示意图。

本发明实施例通过针对三级沟道进行的三轮光刻过程，不仅保证了沟道在形状上的质量要求，还利用台阶结构提高了后续形成N接触金属层的时候，连续性附着在沟道侧壁的成功率。

实施例4:

本发明实施例从一个较为完整工业制造的角度，将实施例3中所提出的一种雪崩光电二极管的制造方法运用到实际生产过程中，其中，在进行步骤401之前已经完成了在半绝缘衬底10上用分子束气象外延沉积的方法依次堆叠N型接触层20、I型倍增层30、P型电场控制层40、I型光吸收层50、I型InAlAs包层60和I型帽层70，参考实施例1-3中相应芯片结构剖面图，如图11所示，本发明实施例具体包括以下步骤：

在步骤401中，通过光刻和腐蚀工艺形成环形的P型InGaAs接触环80；

在步骤402中，通过等离子增强化学气相沉积(PECVD)淀积二氧化硅介质扩散阻挡层，并通过光刻和腐蚀工艺形成圆形扩散区域，通过低温闭管扩散形成P半导体区域，除去扩散阻挡层。

现有技术中进行闭管扩散工艺通常采用500-550，而在本发明实施例中由于采用了磷化锌作为扩散源，因此，扩散温度可以被控制在460至480摄氏度，并能完成相应扩散任务。

在步骤403中，通过实施例3中步骤301-304完成第一沟道、第二沟道和第三沟道的腐蚀过程。

在步骤404中，通过低温等离子增强化学气相沉积(LPPECVD)淀积氮化硅介质层5，通过刻蚀工艺露出P型InGaAs接触环80。

在步骤405中，采用电子束蒸发和剥离工艺，形成P接触金属层4,N接触金属层3、P区焊盘和N区焊盘。

在步骤406中，外延片片处于300～360℃下热处理1～3分钟。

在步骤407中，将外延片减薄抛光到约150μm，在外延片抛光面用增强等离子气相沉积方法(PECVD)淀积氮化硅介质反射层2。

在步骤408中，采用电子束蒸发工艺，最后在氮化硅增透介质层6上形成Ti/Pt/Au反射金属层，其中Ti、Pt、Au的厚度分别为和

在步骤409中，晶片经过解理形成300X300μm2的雪崩光电二极管芯片。

在完成步骤409之后，得到的雪崩光电二极管芯片的俯视图如图12所示，其中，P型金属接触层4中间是光敏面11，P区接触焊盘12跨过沟道13和P型金属接触层4相连。N型金属接触层3覆盖在沟道13底部和外侧，在两侧引出N区接触焊盘14。其中，实施例1和实施例3中相关芯片的剖视图即从图12所示俯视图中A-A’角度观察得到的。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。