一种降低CMOS图像传感器暗电流的方法与流程

本发明涉及半导体测试领域，特别涉及一种偏压温度不稳定性测试结构及测试方法。

背景技术：

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD(Charge Coupled Device，电荷耦合元件)和CMOS(Complementary Metal-Oxide Semiconductor，金属氧化物半导体元件)两大类。CMOS传感器因其拥有较高灵敏度、较短曝光时间和日渐缩小的像素尺寸获得了广泛的应用。

CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管PD，四个MOS晶体管，悬浮扩散极(Floating Diffusion Node，FD)的4T有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，包括1个传输管(Transfer Gate，TG)，1个复位管(Reset)，1个源跟随器(Source Follower，SF)和1个选通管(Row Selector，RS)，主要实现对光电二极管的选中，复位，信号输出，信号放大和读出的控制。其工作原理是：当有光线照射进光电二极管PD中时，PD中就会产生光生载流子的积累，然后通过控制外部电路打开传输管PG，光生载流子就从PD流到悬浮扩散极FD点，悬浮扩散极FD既是传输管TG的漏极，又是一个PN结电容，FD点将光生载流子转变成电压信号输出。为了避免PD之间的电学串扰，PD之间形成浅沟槽隔离STI。然而，在制作STI浅沟槽隔离时，由于硅衬底与STI填充材料SiO₂界面缺陷，会产生表面暗电流。

为了减小CMOS图像传感器的暗电流，现有技术中提出了利用离子注入代替制作STI浅沟槽隔离，将相邻PD隔离的方法。然而，这种方法的隔离效果不如STI浅沟槽隔离，可能导致PD之间的电学串扰加剧。另一种减小暗电流的方法，是在相邻PD之间采用超深STI浅沟槽隔离，在超深STI中填入掺杂的多晶硅/金属并施加电压，从而将PD的耗尽层推离STI边缘，减小STI界面缺陷对暗电流的影响，并且由于超深槽结构，隔离效果也更好，使得相邻PD之间的电学串扰能大幅改善。然而，这种方法增加了多道工艺步骤，成本较高。

技术实现要素：

本发明的主要目的在于克服现有技术的缺陷，提供一种能够简单改善CMOS图像传感器暗电流的方法极具有减小的暗电流的CMOS图像传感器像素结构。

为达成上述目的，本发明提供一种减小CMOS图像传感器暗电流的方法，包括以下步骤：

S1：提供半导体衬底，在所述半导体衬底中形成像素区的浅沟槽隔离以及像素区的光电二极管、浮动扩散区以及多晶硅传输栅；

S2：形成到达所述浅沟槽隔离内部的第一接触孔；

S3：在所述第一接触孔中填充金属形成浅沟槽隔离接触；以及

S4：在所述浅沟槽隔离接触上施加负偏压。

优选地，步骤S2包括：

S21：沉积刻蚀停止层并刻蚀所述刻蚀停止层以暴露所述浅沟槽隔离；

S22：沉积层间介质层并刻蚀所述层间介质层以及浅沟槽隔离以形成到达所述浅沟槽隔离内部的第一接触孔。

优选地，所述第一接触孔的深度大于等于所述光电二极管的深度。

优选地，步骤S2还包括：在形成到达所述浅沟槽内部的第一接触孔的同时形成到达所述浮动扩散区和多晶硅传输栅的第二接触孔；步骤S3还包括：在所述第二接触孔中填充金属形成浮动扩散区接触以及多晶硅传输栅接触。

优选地，步骤S2包括：

S21’：沉积刻蚀停止层并刻蚀所述刻蚀停止层以暴露所述浅沟槽隔离；

S22’：沉积层间介质层并刻蚀所述层间介质层以及浅沟槽隔离；

S23’：刻蚀所述刻蚀停止层以及浅沟槽隔离以形成所述第二接触孔和第一接触孔。

根据本发明的另一方面，还提供了一种具有减小的暗电流的CMOS图像传感器的像素结构，包括：形成于半导体衬底中像素区的浅沟槽隔离、光电二极管、浮动扩散区和多晶硅传输栅；以及到达所述浅沟槽隔离内部的浅沟槽隔离接触，其中所述浅沟槽隔离接触上施加负偏压。

优选地，所述浅沟槽隔离接触的深度大于等于所述光电二极管的深度。

优选地，所述像素结构还包括到达所述浮动扩散区和多晶硅传输栅的浮动扩散区接触以及多晶硅传输栅接触。

本发明通过在CMOS图像传感器像素区的浅沟槽隔离上形成到达其内部的浅沟槽隔离接触并施加负偏压来吸引电子、冻化界面缺陷、扩大浅沟槽隔离侧壁与光电二极管之间的耗尽层，从而减小STI侧壁缺陷对PD的影响，最终降低暗电流。

附图说明

图1所示为本发明一实施例的具有减小的暗电流的CMOS图像传感器的像素结构的剖视图；

图2-图5所示为本发明一实施例的减小CMOS图像传感器暗电流的方法的各步骤后形成的结构的剖视图；

图6和图7所示为本发明实施例的第一接触孔的两种设计结构。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

请参见图1，本发明的具有减小的暗电流的CMOS图像传感器的像素结构包括形成于半导体衬底中像素区的浅沟槽隔离、光电二极管、浮动扩散区和多晶硅传输栅、和到达浅沟槽隔离内部的浅沟槽隔离接触。此外，在浮动扩散区和多晶硅传输栅上也分别形成了浮动扩散区接触以及多晶硅传输栅接触。需要注意的是，在浅沟槽隔离接触上施加了负偏压VSS，通过施加该负偏压可以吸引光电二极管PN结电子、扩大浅沟槽隔离侧壁与光电二极管之间的耗尽层，从而减小STI侧壁缺陷对光电二极管的影响，最终降低暗电流。优选地，浅沟槽隔离接触的深度为大于等于光电二极管的深度，以提供更好的电子吸引效果，冻化界面缺陷。

将下来将结合图2-图5对本发明一实施例的减小CMOS图像传感器暗电流的方法进行详细说明。

本发明的减小CMOS图像传感器暗电流的方法包括以下步骤：

S1：提供半导体衬底，在半导体衬底中形成像素区的浅沟槽隔离以及像素区的光电二极管、浮动扩散区以及多晶硅传输栅。

如图2所示，在半导体衬底100中形成像素区的浅沟槽隔离101和像素区的光电二极管102、浮动扩散区103以及多晶硅传输栅104(像素区的其他晶体管结构在此省略)。其中浅沟槽隔离的材料例如为二氧化硅。

S2：形成到达浅沟槽隔离内部的第一接触孔。

请参见图3，本步骤中，首先在图2所示的结构上沉积一层衬氧化层110和一层刻蚀停止层120，刻蚀该刻蚀停止层120和衬氧化层110从而形成暴露浅沟槽隔离101的开口。刻蚀停止层120的材料例如是氮化硅，衬氧化层的材料例如是二氧化硅。然后如图4所示，沉积一层层间介质层130并平坦化。上述的沉积工艺可通过常规CMOS工艺完成，本发明不加以限制。请继续参考图5，刻蚀该层间介质层130以及浅沟槽隔离101从而形成到达浅沟槽隔离101内部的第一接触孔105。图6和图7所示为第一接触孔的俯视图。在本实施中，第一接触孔在平面方向上可以设计为如图6所示的具有多个分隔的正方形的结构，也可以是如图7所示的设计为具有长条形结构。本步骤中，也同时形成到达浮动扩散区102和多晶硅传输栅103的第二接触孔106。具体来说，在对应于浅沟槽隔离101、浮动扩散区102和多晶硅传输栅103的位置向下刻蚀层间介质层130，由于氮化硅/二氧化硅的高刻蚀选择比，对浮动扩散区102和多晶硅传输栅103的刻蚀将停止于刻蚀停止层120；同时由于浅沟槽隔离上方没有覆盖刻蚀停止层120，而其本身材料与层间介质层130相同，浅沟槽隔离101将继续被刻蚀到其内部，在其内部形成深槽。之后，继续刻蚀该氮化硅刻蚀停止层120以到达浮动扩散区102和多晶硅传输栅103，形成接触孔106；在刻蚀氮化硅刻蚀停止层120的过程中，浅沟槽隔离101内部也可能会继续被刻蚀，最终形成接触孔105。较佳地，接触孔105的深度大于等于光电二极管102的深度。

S3：在第一接触孔中填充金属形成浅沟槽隔离接触。

本步骤中，在接触孔105和106中填充金属，形成浅沟槽隔离接触、浮动扩散区接触以及多晶硅传输栅接触。

S4：在浅沟槽隔离接触上施加负偏压。

最后，在浅沟槽隔离接触上施加负偏压VSS，形成如图1所示的结构，从而吸引光电二极管PN结电子、扩大浅沟槽隔离侧壁与光电二极管之间的耗尽层，减小暗电流。

本发明通过在CMOS图像传感器像素区的浅沟槽隔离上形成到达其内部的浅沟槽隔离接触并施加负偏压来吸引电子、冻化界面缺陷、扩大浅沟槽隔离侧壁与光电二极管之间的耗尽层，从而减小STI侧壁缺陷对PD的影响，最终降低暗电流。此外，本发明中浅沟槽隔离接触可在形成浮动扩散区接触以及多晶硅传输栅接触的同时形成，无需额外的工艺步骤，节约了工艺成本。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。