鳍式场效应晶体管器件的制作方法

本发明实施例是涉及鳍式场效应晶体管(finfet)器件及其形成方法。

背景技术：

半导体集成电路(ic)产业经历了快速的成长。在ic材料和设计技术方面的技术精进使ic有世代的演进，相较于前一世代，下一世代的ic体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。

这种按比例缩小增加了处理和制造ic的复杂性，并且为了实现这些进步，需要ic处理和制造中的类似发展。举例来说，引进例如鳍式场效应晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效应晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。

技术实现要素：

根据本发明的一些实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、第一介电层以及第二介电层，以及第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨所述鳍片。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。第一介电层以及第二介电层分别在第一应变层以及第二应变层上方，且第一介电层的顶表面低于第二介电层的顶表面。第一连接件通过第一介电层且电连接到第一应变层。第二连接件通过第二介电层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。

图1a到图1e为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。

图2为根据一些实施例的鳍式场效应晶体管器件的形成方法的流程图。

图3为根据替代性实施例的鳍式场效应晶体管器件的示意性横截面图。

具体实施方式

以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述构件以及布置的特定实例以简化本发明。当然，这些构件以及布置仅为实例且并不意图进行限制。举例来说，在以下描述中，第二特征在第一特征上方或上的形成可包括第二特征以及第一特征直接接触地形成的实施例，且还可包括额外特征可在第二特征与第一特征之间形成使得第二特征与第一特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考数字及/或字母。此重复是出于简单以及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。

另外，空间相对术语(例如，“在…之下”、“在…下方”、“下部”、“在…上”、“在…上方”、“在…之上”、“在…上方”、“上部”以及类似者)可在本文中使用以易于描述图中所说明的一个构件或特征与另一构件或特征的关系。除图中所描绘的定向以外，空间相对术语意图涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。

图1a到图1e为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。

参考图1a，提供具有一或多个鳍片102的衬底100。在一些实施例中，衬底100包括含硅衬底、绝缘体上硅(silicon-on-insulator；soi)衬底或由其它合适的半导体材料形成的衬底。取决于设计要求，衬底100可为p型衬底或n型衬底且其中可具有掺杂区。掺杂区可经配置用于n型鳍式场效应晶体管器件或p型鳍式场效应晶体管器件。在一些实施例中，衬底100上形成有隔离层。具体来说，隔离层覆盖鳍片102的下部且暴露鳍片102的上部。在一些实施例中，隔离层为浅沟槽隔离(shallowtrenchisolation；sti)结构。

此外，衬底100具有彼此相邻的第一区10以及第二区20。在一些实施例中，第一区10以及第二区20具有不同图案密度。在一些实施例中，第一区10中的图案密度大于第二区20中的图案密度。在一些实施例中，第一区10中的间距(pitch)p1小于第二区20中的间距p2。在一些实施例中，间距为特征线宽加上特征线之间的中间空间，或定义为重复构件之间的距离。在一些实施例中，间距定义为从一个栅堆叠的第一侧(例如，左侧)到下一个栅堆叠的第一侧(例如，左侧)的距离。在一些实施例中，第二区20中的间距p2为第一区10中的间距p1的至少约1.5倍、2倍或20倍。在一些实施例中，举例来说，间距p1不超过约14nm或不超过约10nm。

在一些实施例中，在第一区10中，衬底100具有形成于其上的至少两个第一栅堆叠111、形成于其中的第一应变层106，以及形成在第一栅堆叠111侧边及第一应变层106上方的第一介电层108。在一些实施例中，在第二区20中，衬底100具有形成于其上的至少两个第二栅堆叠211、形成于其中的第二应变层206，以及形成在第二栅堆叠211侧边及第二应变层206上方的第二介电层208。

在一些实施例中，第一栅堆叠111中的每一者定义为包括第一金属栅极112、在第一金属栅极112与衬底100之间的第一栅介电层110，以及在第一金属栅极112的侧壁上的第一间隙壁104。在一些实施例中，第二栅堆叠211中的每一者定义为包括第二金属栅极212、在第二金属栅极212与衬底100之间的第二栅介电层210，以及在第二金属栅极212的侧壁上的第二间隙壁204。

在一些实施例中，形成图1a的第一区10的中间结构的方法包括：形成横跨鳍片102的至少两个第一虚拟栅堆叠；在第一虚拟栅堆叠的侧壁上形成第一间隙壁104；在每一鳍片102的两侧处形成第一应变层106；在第一虚拟栅堆叠侧边以及第一应变层106上方形成第一介电层108；以及用第一金属栅堆叠替换第一虚拟栅堆叠。在一些实施例中，形成图1a的第二区20的中间结构的方法包括：形成横跨鳍片102的至少两个第二虚拟栅堆叠；在第二虚拟栅堆叠的侧壁上形成第二间隙壁204；在每一鳍片102的两侧处形成第二应变层206；在第二虚拟栅堆叠侧边以及第二应变层206上方形成第二介电层208；以及用第二金属栅堆叠替换第二虚拟栅堆叠。

在一些实施例中，第一以及第二虚拟栅堆叠包括含硅材料，例如多晶硅、非晶硅或其组合。在一些实施例中，第一以及第二虚拟栅堆叠的延伸方向不同于(例如，垂直于)鳍片102的延伸方向。在一些实施例中，形成第一以及第二虚拟栅堆叠的方法包括在衬底100上形成堆叠层，并用光刻以及蚀刻工艺来图案化堆叠层。

在一些实施例中，第一间隙壁104以及第二间隙壁204包括含氮介电材料、含碳介电材料或两者，且第一间隙壁104以及第二间隙壁204具有小于约10或甚至小于约5的介电常数。在一些实施例中，第一间隙壁104以及第二间隙壁204包括sin、sicn、siocn、sior(其中r为例如ch3、c2h5或c3h7的烷基)、sic、sioc、sion、其组合或其类似者。在一些实施例中，形成第一间隙壁104以及第二间隙壁204的方法包括在衬底100上形成间隙壁材料层，并通过各向异性蚀刻工艺来部分移除间隙壁材料层。

在一些实施例中，两个第一应变层106形成在第一虚拟栅堆叠中的每一者侧边，且第一应变层106中的一者在相邻第一虚拟栅堆叠之间。在一些实施例中，两个第二应变层206形成在第二虚拟栅堆叠中的每一者侧边，且第二应变层206中的一者在相邻第二虚拟栅堆叠之间。在一些实施例中，第一应变层106以及第二应变层206包括硅锗(sige)以用于p型鳍式场效应晶体管器件。在替代性实施例中，第一应变层106以及第二应变层206包括碳化硅(sic)、磷酸硅(sip)、sicp或sic/sip多层结构以用于n型鳍式场效应晶体管器件。在形成第一应变层106以及第二应变层206之后，可通过硅化第一应变层106以及第二应变层206的顶部来形成硅化物区。在一些实施例中，可按需要使第一应变层106以及第二应变层206任选地植入p型掺杂剂或n型掺杂剂。在一些实施例中，形成第一应变层106以及第二应变层206的方法包括在鳍片102中形成凹陷并从凹陷生长外延层。在一些实施例中，第一应变层106以及第二应变层206可被称作“源极/漏极区”。

在一些实施例中，第一介电层108以及第二介电层208包括：氮化物，例如氮化硅；氧化物，例如氧化硅、磷硅酸盐玻璃(psg)、硼硅玻璃(bsg)、硼掺杂型磷硅酸盐玻璃(bpsg)；其组合或其类似者。在一些实施例中，第一终止层107在形成第一应变层106的步骤之后且在形成第一介电层108的步骤之前形成，且第二终止层207在形成第二应变层206的步骤之后且在形成第二介电层208的步骤之前形成。在一些实施例中，第一终止层107以及第二终止层207包括sin、sic或其类似者。在一些实施例中，第一终止层107以及第二终止层207被称作“接触蚀刻终止层(contactetchstoplayer；cesl)”。在一些实施例中，在形成第一应变层106以及第二应变层206的步骤之后，通过合适沉积技术(例如旋转涂布、cvd、流动式cvd、pecvd、ald、其组合或其类似者)将终止材料层以及介电材料层形成于衬底100上，所述终止材料层以及介电材料层填充第一虚拟栅堆叠之间以及第二虚拟栅堆叠之间的间隙。此后，通过例如cmp的合适技术平坦化终止材料层以及介电材料层，直至暴露第一以及第二虚拟栅堆叠的顶部为止。在一些实施例中，第一介电层108以及第二介电层208的顶表面实质上与第一虚拟栅堆叠以及第二虚拟栅堆叠的顶表面齐平。

在一些实施例中，用第一以及第二金属栅堆叠替换第一以及第二虚拟栅堆叠。在一些实施例中，移除第一虚拟栅堆叠以及第二虚拟栅堆叠以在第一介电层108以及第二介电层208中形成第一栅沟槽以及第二栅沟槽，接着，将第一金属栅堆叠以及第二金属栅堆叠形成于第一栅沟槽以及第二栅沟槽中。在一些实施例中，形成第一以及第二金属栅堆叠的方法包括用cvd、pvd、电镀或合适工艺形成堆叠层，接着，执行cmp工艺以移除第一以及第二栅沟槽外部的堆叠层。在一些实施例中，第一介电层108以及第二介电层208的顶表面实质上与第一金属栅堆叠以及第二金属栅堆叠的顶表面或第一栅堆叠111以及第二栅堆叠211的顶表面齐平。

在一些实施例中，第一金属栅堆叠中的每一者包括第一栅介电层110以及在第一栅介电层110上的第一金属栅极112(或称为“替换栅极”)，且第二金属栅堆叠中的每一者包括第二栅介电层210以及在第二栅介电层210上的第二金属栅极212(或称为“替换栅极”)。在一些实施例中，第一以及第二金属栅堆叠的延伸方向不同于(例如，垂直于)鳍片102的延伸方向。在一些实施例中，第一栅介电层110中的每一者环绕对应的第一金属栅极112的侧壁以及底部且在每一鳍片102的顶部以及侧壁上，且第二栅介电层210中的每一者环绕对应的第二金属栅极212的侧壁以及底部且在每一鳍片102的顶部以及侧壁上，如图1a中所示。在一些实施例中，例如氧化硅层的界面层形成于鳍片102与第一栅介电层110之间以及鳍片102与第二栅介电层210之间。。

在一些实施例中，第一栅介电层110以及第二栅介电层210中的每一者包括具有大于约10的介电常数的高k材料。在一些实施例中，高k材料包括金属氧化物，例如，zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio、其组合或合适的材料。在替代性实施例中，第一栅介电层110以及第二栅介电层210可任选地包括硅酸盐(silicate)，例如hfsio、lasio、alsio、其组合或合适材料。

在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者包括适于形成金属栅极或其部分的金属材料。在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者包括功函数金属层以及功函数金属层上的填充金属层。在一些实施例中，功函数金属层为p型功函数金属层，其提供适当地执行p型鳍式场效应晶体管器件的栅电极。p型功函数金属层包括tin、wn、tan、导电金属氧化物及/或合适材料。在替代性实施例中，功函数金属层为n型功函数金属层，其提供适当地执行n型鳍式场效应晶体管器件的栅电极。n型功函数金属层包括tial、tialn或tacn、导电金属氧化物及/或合适材料。填充金属层包括铜(cu)、铝(al)、钨(w)或合适材料。在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者可还包括衬层、界面层、晶种层、粘附层、阻挡层、其组合或其类似者。

上文实施例中，第一区10以及第二区20中的类似构件/层为同时形成，其是出于说明的目的提供，且不应理解为限制本发明。在替代性实施例中，根据工艺要求，第一区10以及第二区20中的类似构件/层为各自单独地形成。换句话说，第一区10以及第二区20中的类似构件/层可形成有不同材料、厚度、大小、形状及/或性质。

参考图1b，形成掩模层114以覆盖非目标区域(例如，第二介电层208)并暴露目标区域(例如，第一介电层108)。在一些实施例中，掩模层114覆盖第二区20并暴露第一区10。在一些实施例中，掩模层114经配置以覆盖随后形成的较大开口的预期位置，并暴露随后形成的较小开口的预期位置。举例来说，掩模层114覆盖第二介电层208并暴露第一介电层108。在一些实施例中，掩模层114包括光刻胶层且是通过光刻工艺形成。

此后，通过使用掩模层114作为掩模来部分移除第一介电层108，使得剩余的第一介电层108a的顶表面低于第二介电层208的顶表面。在一些实施例中，第一介电层108的部分移除步骤包括执行回蚀刻工艺。在一些实施例中，在回蚀刻工艺期间，以相比第一金属栅极112、第一间隙壁104以及第一终止层107快得多的速率蚀刻第一介电层108。具体来说，回蚀刻工艺移除部分第一介电层108，而使第一金属栅极112、第一间隙壁104以及第一终止层107实质上完好。在一些实施例中，回蚀刻工艺移除第一介电层108的厚度的约20％到约60％。在对第一介电层108进行部分移除步骤之后，凹陷105形成于相邻第一栅堆叠111之间，并由相邻第一间隙壁104以及第一介电层108a环绕。在一些实施例中，由凹陷105暴露第一终止层107的上部。接着，移除掩模层114。

参考图1c，遮蔽层116形成于衬底100上的第一区10以及第二区20中，从而覆盖凹陷105的表面。在一些实施例中，遮蔽层116经配置以在以下接触孔定义步骤期间保护第一金属栅极112以及第二金属栅极212免于受损。在一些实施例中，遮蔽层116充当栅极保护层，因此，第一栅堆叠111以及第二栅堆叠211中的每一者并不包括常规的顶盖层或硬掩模层。在一些实施例中，遮蔽层116毯覆式形成于第一栅堆叠111以及第二栅堆叠211上，以及第一介电层108a以及第二介电层208上。具体来说，遮蔽层116形成为与第一金属栅极112、第二金属栅极212、第一间隙壁104、第二间隙壁204、第一介电层108a以及第二介电层208实体接触(physicalcontact)。在一些实施例中，遮蔽层116与第一栅介电层110以及第二栅介电层210实体接触，如图1b中所示。在替代性实施例中，遮蔽层116未与第一栅介电层110以及第二栅介电层210实体接触。

在一些实施例中，遮蔽层116包括sin、sic、sicn、sion、sicon、其组合或其类似者，且是通过合适沉积技术形成，例如化学气相沉积(cvd)、等离子增强型cvd(pecvd)、原子层沉积(ald)、远程等离子ald(rpald)、等离子增强型ald(peald)、其组合或其类似者。在一些实施例中，遮蔽层116具有约5埃到100埃的厚度。

此后，第三介电层120形成于遮蔽层116上。在一些实施例中，第三介电层120毯覆式形成于第一区10以及第二区20中的遮蔽层116上。在一些实施例中，第三介电层120包括相同于第一介电层108a以及第二介电层208的材料。在替代性实施例中，第一介电层108a、第二介电层208以及第三介电层120由不同材料制成。在一些实施例中，第三介电层120包括氮化物，例如氮化硅；氧化物，例如氧化硅、psg、bsg、bpsg；其组合或其类似者，且其通过合适沉积技术形成，例如旋转涂布、cvd、流动式cvd、pecvd、ald、其组合或其类似者。

参考图1d，图案化或部分移除第三介电层120、遮蔽层116、第一介电层108a、第二介电层208、第一终止层107以及第二终止层207，以便形成对应于第一区10中的第一应变层106的第一开口122(或称为“接触孔”)，以及形成对应于第二区20中的第二应变层206的第二开口222(或称为“接触孔”)。在一些实施例中，图案化步骤包括执行蚀刻工艺。

在一些实施例中，在形成第三介电层120之后，在第三介电层120上形成具有多个不同大小开口的硬掩模层。在一些实施例中，硬掩模层的开口对应于随后形成的接触孔的预期位置。在一些实施例中，硬掩模层包括光刻胶材料、介电材料或其组合，且是通过cvd、ald、旋转涂布、其组合或其类似者形成。此后，通过使用硬掩模层作为蚀刻掩模，移除部分第三介电层120、部分遮蔽层116、部分第一介电层108a、部分第二介电层208、部分第一终止层107以及部分第二终止层207。

在一些实施例中，第一开口122中的每一者穿过第三介电层120、遮蔽层116、第一介电层108a以及第一终止层107并暴露对应的第一应变层106，且第二开口222中的每一者穿过第三介电层120、遮蔽层116、第二介电层208以及第二终止层207并暴露对应的第二应变层206。在一些实施例中，第一开口122以及第二开口222具有倾斜侧壁，如图1d中所示。在替代性实施例中，第一开口122以及第二开口222中的至少一些具有实质上垂直侧壁。此外，第一开口122以及第二开口222的形状可按需要为圆形、椭圆形、正方形、矩形、条形、多边形或任何形状。

在一些实施例中，第一开口122的高宽比(aspectratio)大于第二开口222的高宽比。在一些实施例中，开口的高宽比定义为最长侧与最短侧的比率。举例来说，开口的高宽比定义为高度与宽度的比率。在一些实施例中，第一开口122的高宽比(高度h1/宽度w1)介于约1到20的范围内。

在一些实施例中，第二开口222的尺寸(例如，宽度)大于第一开口122的尺寸(例如，宽度)。在一些实施例中，第二开口222的宽度w2为第一开口122的宽度w1的至少约1.5倍、2倍或甚至20倍。

参考图1e，第一连接件124形成于第一开口122中，且第二连接件224形成于第二开口222中。在一些实施例中，第一连接件124以及第二连接件224意图表示电连接到第一应变层106以及第二应变层206的任何类型的导电材料以及结构。在一些实施例中，第一连接件124形成为通过第三介电层120、遮蔽层116、第一介电层108a以及第一终止层107并电连接到第一应变层106，且第二连接件224形成为通过第三介电层120、遮蔽层116、第二介电层208以及第二终止层207并电连接到第二应变层206。

在一些实施例中，第一连接件124以及第二连接件224包括金属，例如钨、铜、其合金或具有合适电阻以及间隙填充能力的任何金属材料。在一些实施例中，通过溅镀、cvd、电化学镀(ecp)、其组合或其类似者将金属材料层形成于衬底100上，所述金属材料层填充于第一开口122以及第二开口222中。接着，执行例如cmp的平坦化步骤以移除部分金属材料层，直至暴露第三介电层120的顶部为止。在一些实施例中，第一连接件124以及第二连接件224的顶部实质上与第三介电层120的顶部共平面。因此，完成鳍式场效应晶体管器件1。

当器件具备较小接触件以及较大接触件时，归因于微负载效应(micro-loadingeffect)或高宽比相依性蚀刻(aspect-ratiodependentetching；arde)效应，用于较小接触件的工艺裕度通常比用于较大接触件的工艺裕度窄。因此，当通过常规方法定义具有不同大小的接触孔时，通常发生较大接触孔的过度蚀刻及/或较小接触孔的不佳轮廓(profile)。然而，在本发明中观察不到此种问题。具体来说，在一些实施例中，在较小接触区(而不在较大接触区)中部分蚀刻一个介电层，接着，在所述一个介电层上方形成遮蔽层以及另一个介电层，然后，对薄膜堆叠进行接触孔蚀刻步骤。通过此种方式，在较小接触区中的薄膜堆叠的蚀刻速率可实质上相同于在较大接触区中的薄膜堆叠的蚀刻速率，因此较小以及较大接触孔两者都可具备较好的蚀刻轮廓，且因此较小以及较大接触件两者都可形成有经改良的性质。

可参考图2的流程图简明地说明图1a到1e中的上文所提及工艺步骤。

在步骤300处，提供具有第一区10以及第二区20的衬底100，其中在第一区10中，衬底100具有形成于其上的第一栅堆叠111、形成于其中的第一应变层106，以及形成在第一栅堆叠111侧边及第一应变层106上方的第一介电层108a，且在第二区20中，衬底100具有形成于其上的第二栅堆叠211、形成于其中的第二应变层206，以及形成在第二栅堆叠211侧边及第二应变层206上方的第二介电层208，如图1a中所示。在一些实施例中，第一区10中的间距p1小于第二区20中的间距p2。

在步骤302处，形成掩模层114以覆盖第二介电层208并暴露第一介电层108，如图1b中所示。在步骤304处，通过使用掩模层114作为掩模来部分移除第一介电层108，如图1b中所示。在一些实施例中，部分移除步骤为回蚀刻工艺。在部分移除步骤之后，第一介电层108a的顶表面低于第二介电层208的顶表面。接着，移除掩模层114。

在步骤306处，在第一介电层108a以及第二介电层208上方形成遮蔽层116，如图1c中所示。在步骤308处，在遮蔽层116上方形成第三介电层120，如图1c中所示。

在步骤310处，形成通过第三介电层120、遮蔽层116以及第一介电层108a且电连接到第一应变层106的第一连接件124，并形成通过第三介电层120、遮蔽层116以及第二介电层208且电连接到第二应变层206的第二连接件224，其中第二连接件224的宽度w2大于第一连接件124的宽度w1，如图1d以及图1e中所示。因此，以所描述工艺步骤完成本发明的鳍式场效应晶体管器件。然而，不限于在用于制造鳍式场效应晶体管器件的上文步骤当中添加一或多个额外步骤。

在一些实施例中，本发明的鳍式场效应晶体管器件包括具有至少一个鳍片102的衬底100、第一栅堆叠111以及第二栅堆叠211、第一应变层106以及第二应变层206、第一介电层108a以及第二介电层208，以及第一连接件124以及第二连接件224。第一栅堆叠111以及第二栅堆叠211横跨至少一个鳍片102。第一应变层106以及第二应变层206分别在第一栅堆叠111以及第二栅堆叠211侧边。第一介电层108a以及第二介电层208分别在第一应变层106以及第二应变层206上方。此外，第一介电层108a的顶表面低于第二介电层208的顶表面。在一些实施例中，第二介电层208、第二栅堆叠211以及第一栅堆叠111的顶表面实质上共平面且处于高于第一介电层108a的顶表面的水平(level)。

第一连接件124通过第一介电层108a且电连接到第一应变层106。第二连接件224通过第二介电层208且电连接到第二应变层206。此外，第二连接件224的宽度w2大于第一连接件124的宽度w1。在一些实施例中，第二连接件224的宽度w2为第一连接件124的宽度w1的至少约1.5倍。在一些实施例中，第一连接件124的高宽比大于约3。

在一些实施例中，本发明的鳍式场效应晶体管器件还包括遮蔽层116以及第三介电层120。遮蔽层116在第一栅堆叠111以及第二栅堆叠211上方，且在第一介电层108a以及第二介电层208上方。第三介电层120在遮蔽层116上方。第一连接件124以及第二连接件224还通过遮蔽层116以及第三介电层120。在一些实施例中，遮蔽层116包括sin、sic、sicn、sion、sicon或其组合。在一些实施例中，遮蔽层116包括具有不同于第一介电层108a、第二介电层208或第三介电层120的蚀刻速率的材料。

在一些实施例中，第一区10中的遮蔽层116具有接触相邻第一连接件124之转折点(turningpoint)117。具体来说，第一区10中的遮蔽层116包括在转折点117处彼此连接的第一遮蔽部分116a以及第二遮蔽部分116b，其中第一遮蔽部分116a接触第一栅堆叠111之第一金属栅极112，且第二遮蔽部分116b接触相邻的第一连接件124，如图1e中所示。在一些实施例中，第一区10中的遮蔽层116具有倒u形横截面，且倒u形遮蔽层充当栅极保护掩模以在接触孔定义步骤期间保护第一金属栅极112免于受损。

在一些实施例中，第二区20中的遮蔽层116在侧向方向上延伸且具有水平i形横截面。水平i形遮蔽层充当栅极保护掩模以在接触孔定义步骤期间保护第二金属栅极212免于受损。

从另一个角度来看，遮蔽层116形成为横跨第一区10以及第二区20且具有网状结构，第一连接件124以及第二连接件224形成为通过网状结构的网孔(例如，第一开口122以及第二开口222)。在一些实施例中，遮蔽层116与第一连接件124“面接触(surfacecontact)”，而与第二连接件224“点接触(pointcontact)”，如图1e中所示。具体来说，遮蔽层116与第一连接件124之间的接触面积a1大于遮蔽层116与第二连接件224之间的接触面积a2。然而，本发明不限于此。在替代性实施例中，遮蔽层116与第一连接件124以及第二连接件224中的每一者“点接触”，如图3中所示。

上文实施例中，栅介电层、金属栅极、间隙壁、第一到第三介电层、遮蔽层以及连接件中的每一者为单层，其是出于说明的目的提供，且不应理解为限制本发明。在一些实施例中，这些所描述构件中的至少一者可按需要为多层结构。

在上文所提及实施例中，实施“后栅极(gatelast)”工艺以形成鳍式场效应晶体管器件。然而，如本文中所描述的类似工艺可应用于例如“先栅极(gatefirst)”工艺的另一工艺或另一类型的器件(例如，平面器件)。本文中所公开的方法可容易地与cmos工艺流程整合，且并不要求额外复杂步骤以实现所要结果。应理解，本文中所公开的实施例提供不同优势，且并非所有实施例必须要求特定优势。

鉴于上文内容，在一些实施例中，在高图案密度区(例如，较小接触区)而不在低图案密度区(例如，较大接触区)中部分蚀刻一个介电层时，在所述一个介电层上方形成遮蔽层以及另一个介电层，并对所得薄膜堆叠进行接触孔蚀刻步骤。通过此种方式，可降低常规的微负载效应或高宽比相依性蚀刻(arde)效应，因此，在较小接触区中的薄膜堆叠的蚀刻速率可实质上相同于在较大接触区中的薄膜堆叠的蚀刻速率。因此，接触孔且因此具有不同大小的接触件可具备经改良的蚀刻轮廓以及性质。

此外，在高图案密度区中，遮蔽层与较小接触件/连接件“面接触”(而非“点接触”)，因此获得更宽的光刻/蚀刻工艺裕度、较少的光刻重叠要求、较好的沟道隔离以及较大的接触件到栅极距离。因此，观察不到常规的金属栅极受损并相应地改良器件的性能以及可靠性。

根据本发明的一些实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、第一介电层以及第二介电层，以及第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层在第一栅堆叠侧边且第二应变层在第二栅堆叠侧边。第一介电层在第一应变层上方，第二介电层在第二应变层上方，且第一介电层的顶表面低于第二介电层的顶表面。第一连接件通过第一介电层且电连接到第一应变层。第二连接件通过第二介电层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。

在上述鳍式场效应晶体管器件中，所述第二连接件的所述宽度为所述第一连接件的所述宽度的至少约1.5倍。

在上述鳍式场效应晶体管器件中，所述第二介电层的所述顶表面实质上与所述第二栅堆叠的顶表面共平面。

在上述鳍式场效应晶体管器件中，所述第一连接件的高宽比大于约3。

在上述鳍式场效应晶体管器件中，还包括：遮蔽层，在所述第一介电层以及所述第二介电层上方；以及第三介电层，在所述遮蔽层上方，其中所述第一连接件以及所述第二连接件还通过所述遮蔽层以及所述第三介电层。

在上述鳍式场效应晶体管器件中，所述遮蔽层具有与所述第一连接件实体接触的转折点且侧向地延伸以接触所述第二连接件。

在上述鳍式场效应晶体管器件中，所述遮蔽层与所述第一栅堆叠的第一金属栅极以及所述第二栅堆叠的第二金属栅极实体接触。

在上述鳍式场效应晶体管器件中，所述遮蔽层包括sin、sic、sicn、sion、sicon或其组合。

根据本发明的替代性实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层，以及第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层在第一栅堆叠侧边且第二应变层在第二栅堆叠侧边。第一连接件电连接到第一应变层，第二连接件电连接到第二应变层，且第二连接件之宽度大于第一连接件之宽度。遮蔽层与第一连接件以及第二连接件实体接触，且遮蔽层与第一连接件之间的接触面积大于遮蔽层与第二连接件之间的接触面积。

在上述鳍式场效应晶体管器件中，所述第二连接件的所述宽度为所述第一连接件的所述宽度的至少约1.5倍。

在上述鳍式场效应晶体管器件中所述第一连接件的高宽比大于约3。

在上述鳍式场效应晶体管器件中，还包括：第一介电层，在所述第一栅堆叠与所述第一连接件之间；以及第二介电层，在所述第二栅堆叠与所述第二连接件之间，其中所述第一介电层的顶表面低于所述第二介电层的顶表面，且其中所述第一连接件通过所述第一介电层且所述第二连接件通过所述第二介电层。

在上述鳍式场效应晶体管器件中，所述第二介电层的所述顶表面实质上与所述第二栅堆叠的顶表面共平面。

在上述鳍式场效应晶体管器件中，所述遮蔽层与所述第一栅堆叠的第一金属栅极以及所述第二栅堆叠的第二金属栅极实体接触。

在上述鳍式场效应晶体管器件中，所述遮蔽层包括sin、sic、sicn、sion、sicon或其组合。

根据本发明的又一些替代性实施例，一种形成鳍式场效应晶体管器件的方法包括以下步骤。提供具有第一区以及第二区的衬底，其中在第一区中，衬底具有形成于其上的第一栅堆叠、形成于其中的第一应变层以及形成在第一栅堆叠侧边及第一应变层上方的第一介电层，且在第二区中，衬底具有形成于其上的第二栅堆叠、形成于其中的第二应变层以及形成在第二栅堆叠侧边及第二应变层上方的第二介电层。形成掩模层以覆盖第二介电层并暴露第一介电层。通过使用掩模层作为掩模来部分移除第一介电层。形成通过第一介电层且电连接到第一应变层的第一连接件，并形成通过第二介电层且电连接到第二应变层的第二连接件。此外，第二连接件的宽度大于第一连接件的宽度。

在上述方法中，在部分移除所述第一介电层的步骤之后且在形成所述第一连接件以及所述第二连接件的步骤之前，还包括：在所述第一介电层以及所述第二介电层上方形成遮蔽层；以及在所述遮蔽层上方形成第三介电层，其中所述第一连接件以及所述第二连接件形成为还通过所述遮蔽层以及所述第三介电层。

在上述方法中，所述遮蔽层与所述第一连接件之间的接触面积大于所述遮蔽层与所述第二连接件之间的接触面积。

在上述方法中，所述遮蔽层具有与所述第一连接件实体接触的转折点且侧向地延伸以接触所述第二连接件。

在上述方法中，所述第二连接件的所述宽度为所述第一连接件的所述宽度的至少约1.5倍。

前文概述若干实施例的特征使得所属领域的技术人员可以更好地理解本发明的各方面。所属领域的技术人员应了解，其可易于使用本发明作为用于设计或修改用于实现本文中所引入的实施例的相同目的及/或获得相同优势的其它工艺以及结构的基础。所属领域的技术人员还应认识到，此种等效构造并不脱离本发明的精神以及范围，且其可在不脱离本发明的精神以及范围的情况下在本文中进行各种改变、替代以及更改。