用于可重构全息天线的GaAs基等离子pin二极管的制备方法与流程

本发明涉及半导体器件制造技术领域，特别涉及一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法。

背景技术：

全息天线由源天线和全息结构组成。结合实际需求，选择适当的天线作为源天线，通过加载全息结构来改变馈源的辐射，以获得所需的目标天线的辐射特性，通过给定的电磁波辐射的干涉图进而推算天线结构。与传统的反射面天线相比，全息结构具有灵活的构建形式，便于和应用环境一体设计，应用范围很广泛。

可重构天线，尤其是频率可重构天线，因其工作频率在一定范围内可灵活改变，能适应多种工况的需求，在学术界和工业界受到很多研究人员的关注。目前，国内外应用于等离子可重构天线的固态等离子pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

因此，选择何种材料及工艺来制作一种等离子pin二极管以制备可重构全息天线就变得尤为重要。

技术实现要素：

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法。

具体地，本发明实施例提出的一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法，所述GaAs基等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括GeOI半导体基片(1)；制作在所述GeOI半导体基片(1)上的第一天线臂(2)和第二天线臂(3)和同轴馈线(4)，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的等离子pin二极管串，

所述可重构全息天线还包括全息圆环(14)；所述全息圆环(14)包括多个等离子pin二极管串(w7)，所述制备方法包括步骤：

(a)选取某一晶向的GeOI衬底，在GeOI衬底上淀积GaAs层并设置隔离区；

(b)刻蚀所述衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述衬底的顶层GaAs内形成第二P型有源区和第二N型有源区；

(e)在所述衬底上形成引线，以完成所述GaAs基等离子pin二极管的制备。

在上述实施例的基础上，在所述全息圆环(14)由八段等长的等离子pin二极管串排列形成正八边形结构，其中，所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同；

或者，所述全息圆环(14)由多个等长的等离子pin二极管串构成并形成正多边形结构，所述正多边形的半径为所述可重构全息天线接收或发送的电磁波波长的四分之三。

在上述实施例的基础上，所述可重构全息天线还包括制作于所述GeOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述等离子pin二极管串及直流偏置电源之间。

在上述实施例的基础上，在GeOI衬底上淀积一层GaAs并设置隔离区，包括：

(a1)在所述GeOI衬底表面利用MOCVD淀积GaAs层；

(a2)在所述GaAs表面形成第一保护层；

(a3)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a4)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层GaAs的厚度；

(a5)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。

在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a2)包括：

(a21)在所述GaAs表面生成二氧化硅以形成第一二氧化硅层；

(a22)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

在上述实施例的基础上，步骤(b)包括：

(b1)在所述衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。

在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：

(b11)在所述衬底表面生成二氧化硅以形成第二二氧化硅层；

(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。

在上述实施例的基础上，在步骤(c)中，所述对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，包括：

(c1)光刻所述P型沟槽和所述N型沟槽；

(c2)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；

(c3)去除光刻胶。

在上述实施例的基础上，步骤(d)包括：

(d1)利用多晶硅填充所述P型沟槽和所述N型沟槽；

(d2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；

(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；

(d4)去除光刻胶；

(d5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。

在上述实施例的基础上，步骤(e)包括：

(e1)在所述衬底上生成二氧化硅；

(e2)利用退火工艺激活有源区中的杂质；

(e3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(e4)钝化处理并光刻PAD以形成所述等离子pin二极管。

由上可知，本发明实施例通过对GaAs基等离子pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强。并且，由于GaAs材料具有高的载流子迁移率，故在I区可形成高的载流子浓度从而提高二极管的性能。另外，常规制作固态等离子pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响固态等离子pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例的一种可重构全息天线的结构示意图；

图2为本发明实施例的一种GaAs基等离子pin二极管的制作方法流程图；

图3为本发明实施例提供的一种GaAs基等离子pin二极管的结构示意图；

图4是本发明实施例提供的一种GaAs基等离子pin二极管串的结构示意图；

图5a-图5s为本发明实施例的另一种GaAs基等离子pin二极管的制备方法示意图；

图6为本发明实施例的另一种GaAs基等离子pin二极管的器件结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明提出了一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法。该GaAs基等离子pin二极管是基于绝缘衬底上的锗(Germanium-On-Insulator，简称GeOI)并在Ge上淀积GaAs形成横向pin二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。

横向固态等离子pin二极管等离子可重构天线可以是由横向固态等离子pin二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子pin二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子pin二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。

以下，将对本发明制备的GaAs基固态等离子pin二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。

实施例一

本发明实施例提出了一种用于可重构全息天线的GaAs基等离子pin二极管的制备方法，所述GaAs基等离子pin二极管用于制作可重构全息天线。请参见图1，图1为本发明实施例的一种可重构全息天线的结构示意图，所述可重构全息天线包括GeOI半导体基片(1)；制作在所述GeOI半导体基片(1)上的第一天线臂(2)和第二天线臂(3)和同轴馈线(4)，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的等离子pin二极管串。所述可重构全息天线还包括全息圆环(14)；所述全息圆环(14)包括多个等离子pin二极管串(w7)。

本发明实施例提供的可重构全息天线的天线臂由GaAs基等离子pin二极管串组成，而GaAs基等离子pin二极管具有选择性导通的特点，在外部控件的控制下，GaAs基等离子pin二极管的导通长度可灵活改变，因此天线臂在工作时的有效工作长度也会改变，全息天线的电学特性也会随之变化，天线的工作频率可满足更多的实际需求，从而实现天线的频率重构。

请参见图2，图2为本发明实施例的一种GaAs基等离子pin二极管的制作方法流程图，所述制备方法包括步骤：

(a)选取某一晶向的GeOI衬底，在GeOI衬底上淀积GaAs层并设置隔离区；

其中，在本步骤中，采用GeOI衬底并在GeOI衬底上淀积GaAs层的原因在于，GaAs材料与Ge的晶格失配特别小，所以在GeOI衬底上上生长GaAs并以此来制备固态等离子pin二极管会得到性能比较好的器件；且GaAs材料的载流子迁移率比较大，故可提高器件性能。

(b)刻蚀所述衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述衬底的顶层GaAs的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化，这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿；对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

其中，形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，以槽中填入多晶硅作为电极为例说明，第一、避免了多晶硅与GaAs之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、可以利用多晶硅中杂质的扩散速度比较快的特性，进一步向P和N区扩散，进一步提高P和N区的掺杂浓度；第三、这样做防止了在多晶硅工艺过程中，多晶硅生长的不均性造成的多晶硅与槽壁之间形成空洞，该空洞会造成多晶硅与侧壁的接触不好，影响器件性能。

(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述衬底的顶层GaAs内形成第二P型有源区和第二N型有源区；以及

(e)在所述衬底上形成引线，以完成所述GaAs基等离子pin二极管的制备。

进一步地，在上述实施例的基础上，请再参见图1，所述全息圆环(14)由八段等长的等离子pin二极管串排列形成正八边形结构，其中，所述正八边形的边长与所述第一天线臂(2)和所述第二天线臂(3)长度之和相同；

或者，所述全息圆环(14)由多个等长的等离子pin二极管串构成并形成正多边形结构，所述正多边形的半径为所述可重构全息天线接收或发送的电磁波波长的四分之三。

进一步地，在上述实施例的基础上，请再参见图1，所述可重构全息天线还包括制作于所述GeOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述等离子pin二极管串及直流偏置电源之间。

请参见图3和图4，图3为本发明实施例提供的一种GaAs基等离子pin二极管的结构示意图；图4是本发明实施例提供的一种GaAs基等离子pin二极管串的结构示意图。所述GaAs基等离子pin二极管包括P+区(27)、N+区(26)和本征区(22)，且还包括第一金属接触区(23)和第二金属接触区(24)；其中，所述第一金属接触区(23)分别电连接所述P+区(27)与正电压，所述第二金属接触区(24)分别电连接所述N+区(26)与负电压，以使对应GaAs基等离子pin二极管串两端被施加电压后其所有GaAs基等离子pin二极管处于正向导通状态。

进一步地，在上述实施例的基础上，在GeOI衬底上淀积一层GaAs并设置隔离区，包括：

(a1)在所述GeOI衬底表面利用MOCVD淀积GaAs层；

(a2)在所述GaAs表面形成第一保护层；

(a3)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a4)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层GaAs的厚度；

其中，隔离槽的深度大于等于顶层GaAs的厚度，保证了后续槽中二氧化硅(SiO₂)与衬底的氧化层的连接，形成完整的绝缘隔离。

(a5)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。

进一步地，在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a2)包括：

(a21)在所述GaAs表面生成二氧化硅以形成第一二氧化硅层；

(a22)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

这样做的好处在于，利用二氧化硅(SiO₂)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层GaAs，保证了顶层GaAs性能的稳定；基于氮化硅(SiN)与GaAs在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。

进一步地，在上述实施例的基础上，步骤(b)包括：

(b1)在所述衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。

其中，P型沟槽和N型沟槽的深度大于第二保护层厚度且小于第二保护层与衬底顶层GaAs厚度之和。优选地，该P型沟槽和N型沟槽的底部距衬底的顶层GaAs底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。

进一步地，在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：

(b11)在所述衬底表面生成二氧化硅以形成第二二氧化硅层；

(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。

这样做的好处类似于第一保护层的作用，此处不再赘述。

进一步地，在上述实施例的基础上，在步骤(c)中，所述对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，包括：

(c1)光刻所述P型沟槽和所述N型沟槽；

(c2)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；

(c3)去除光刻胶。

进一步地，在上述实施例的基础上，步骤(d)包括：

(d1)利用多晶硅填充所述P型沟槽和所述N型沟槽；其中，填充沟槽的材料也可以为金属、重掺杂多晶硅锗或重掺杂硅，此处优选为多晶硅。

(d2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；

(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；

(d4)去除光刻胶；

(d5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。

进一步地，在上述实施例的基础上，步骤(e)包括：

(e1)在所述衬底上生成二氧化硅；

(e2)利用退火工艺激活有源区中的杂质；

(e3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(e4)钝化处理并光刻PAD以形成所述等离子pin二极管。

本发明提供的GaAs基等离子pin二极管的制备方法具备如下优点：

(1)pin二极管所使用的GaAs材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；

(2)pin二极管采用在GeOI衬底上淀积GaAs，GaAs材料与Ge的晶格失配特别小，避免了直接在二氧化硅上生成GaAs造成的界面缺陷；

(3)pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的实现很好的可控性；

(4)pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

实施例二

请参见图5a-图5s，图5a-图5s为本发明实施例的另一种GaAs基等离子pin二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的GaAs基固态等离子pin二极管为例进行详细说明，具体步骤如下：

步骤1，衬底材料制备步骤：

(1a)如图5a所示，选取(100)晶向的GeOI衬底片101，并利用MOCVD方法在顶层Ge上淀积GaAs层102，掺杂类型为p型，掺杂浓度为10¹⁴cm^-3，顶层GaAs的厚度为50μm；

(1b)如图5b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在GaAs上淀积一层40nm厚度的第一SiO₂层201；

(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si₃N₄/SiN层202；

步骤2，隔离制备步骤：

(2a)如图5c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si₃N₄/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；

(2b)如图5d所示，光刻隔离区之后，采用CVD的方法，淀积SiO₂ 401将该深隔离槽填满；

(2c)如图5e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si₃N₄/SiN层202和第一SiO₂层201，使衬底表面平整；

步骤3，P、N区深槽制备步骤：

(3a)如图5f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO₂层601，第二层为500nm厚度的第二Si₃N₄/SiN层602；

(3b)如图5g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si₃N₄/SiN层602和第二SiO₂层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；

(3c)如图5h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；

(3d)如图5i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。

步骤4，P、N接触区制备步骤：

(4a)如图5j所示，光刻P区深槽，采用带胶离子注入的方法对P区槽侧壁进行p⁺注入，使侧壁上形成薄的p⁺有源区1001，浓度达到0.5×10²⁰cm^-3，除掉光刻胶；

(4b)光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n⁺注入，使侧壁上形成薄的n⁺有源区1002，浓度达到0.5×10²⁰cm^-3，除掉光刻胶；

(4c)如图5k所示，采用CVD的方法，在P、N区槽中淀积多晶硅1101，并将沟槽填满；

(4d)如图5l所示，采用CMP，去除表面多晶硅1101与第二Si₃N₄/SiN层602，使表面平整；

(4e)如图5m所示，采用CVD的方法，在表面淀积一层多晶硅1301，厚度为200～500nm；

(4f)如图5n所示，光刻P区有源区，采用带胶离子注入方法进行p⁺注入，使P区有源区掺杂浓度达到0.5×10²⁰cm^-3，去除光刻胶，形成P接触1401；

(4g)光刻N区有源区，采用带胶离子注入方法进行n⁺注入，使N区有源区掺杂浓度为0.5×10²⁰cm^-3，去除光刻胶，形成N接触1402；

(4h)如图5o所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅1301，形成P、N接触区；

(4i)如图5p所示，采用CVD的方法，在表面淀积SiO₂1601，厚度为800nm；

(4j)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶硅中杂质；

步骤5，构成PIN二极管步骤：

(5a)如图5q所示，在P、N接触区光刻引线孔1701；

(5b)如图5r所示，衬底表面溅射金属，在750℃合金形成金属硅化物1801，并刻蚀掉表面的金属；

(5c)衬底表面溅射金属，光刻引线；

(5d)如图5s所示，淀积Si₃N₄/SiN形成钝化层1901，光刻PAD，形成PIN二极管，作为制备固态等离子天线材料。

本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。

本发明制备的应用于固态等离子可重构天线的pin二极管，首先，所使用的GaAs材料，由于其高迁移率和大载流子寿命的特性，提高了pin二极管的固态等离子体浓度；另外，pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；再次，本发明制备的应用于固态等离子可重构天线的pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

实施例三

请参照图6，图6为本发明实施例的另一种GaAs基等离子pin二极管的器件结构示意图。该等离子pin二极管采用上述如图2所示的制备方法制成，具体地，该等离子pin二极管在GeOI衬底301上制备形成，且pin二极管的P区305、N区306以及横向位于该P区305和该N区306之间的I区均位于衬底的顶层GaAs302内。其中，该pin二极管可以采用STI深槽隔离，即该P区305和该N区306外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于顶层GaAs的厚度。另外，该P区305和该N区306在沿衬底方向可以分别对应包括一薄层P型有源区307和一薄层N型有源区304。

综上所述，本文中应用了具体个例对本发明固态等离子pin二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。