本发明涉及半导体技术领域，特别是涉及闪存器件及其制作方法。
背景技术：
由于集成度高及基于沟道热电子注入(chi，channelhotinjection)机制具备的快速编程能力，闪存(flash))被广泛用于非挥发存储器(nvm，nonvolatilememory)。如下图1a所示，sst型闪存(flash)的擦写(erase)原理是通过浮栅(floatinggate，fg)靠近控制栅(controlgate，cg)的放电尖端，通过浮栅放电尖端的放电原理，在加电压的条件下，把充在浮栅里的电子释放出去。浮栅的放电尖角越尖锐，则浮栅和控制栅之间的电场也相应越大，则闪存的擦除速度也越快。
在制作浮栅的传统工艺中，对浮栅掩膜层刻蚀出氧化窗口，氧化窗口的深度为浮栅掩膜层的厚度，在窗口处，对浮栅多晶层做氧化处理，形成二氧化硅层。由于窗口处的浮栅多晶层为平面，氧化过程中，浮栅多晶层被氧化的区域与浮栅多晶层未被氧化的界面为圆弧面。在去除窗口之外的浮栅多晶层形成浮栅时，其浮栅的尖角的角度较大，极大地损失擦写速度及效率。同时，在形成刻蚀去除窗口之外的浮栅多晶层形成浮栅的过程中，可能会出现偏移，使浮栅的放电尖角由β变为β’，如图1b所示，其放电尖角就会变得更钝，极大地损失擦写速度及效率，其稳定性也较差。
技术实现要素：
基于此，有必要针对上述问题，提供一种偏移量小且放电尖角锐利的浮栅放电尖角的制作方法。
一种闪存器件的制作方法，包括：
提供衬底；
在所述衬底上依次形成浮栅氧化层、浮栅多晶层和浮栅掩膜层；
在浮栅位置区域刻蚀所述浮栅多晶层、浮栅掩膜层，在所述浮栅掩膜层形成窗口，在所述浮栅多晶层形成沟槽，所述窗口与所述沟槽连通；
二次刻蚀所述浮栅掩膜层的窗口侧壁，使位于所述浮栅多晶层的沟槽宽度小于位于所述浮栅掩膜层二次刻蚀后的窗口宽度；
氧化所述浮栅多晶层，使氧化物充满所述沟槽形成场氧化层；
刻蚀形成带有尖角的浮栅。
在其中一个实施例中，所述沟槽的深度与所述二次刻蚀的刻蚀宽度的比值范围为0.8～1.2。
在其中一个实施例中，所述沟槽的深度与所述二次刻蚀的刻蚀宽度相等。
在其中一个实施例中，所述尖角的范围为45度～50度。
在其中一个实施例中，刻蚀所述浮栅多晶层、浮栅掩膜层采用干法刻蚀，其中，在浮栅多晶层与所述浮栅掩膜层的所述浮栅位置区域垂直刻蚀出相同宽度的窗口及沟槽。
在其中一个实施例中，刻蚀所述浮栅多晶层、浮栅掩膜层采用干法刻蚀，其中，在浮栅多晶层的所述浮栅位置区域垂直刻蚀出窗口，在浮栅掩膜层的所述浮栅位置区域非垂直刻蚀出沟槽，所述沟槽的侧壁为斜面或曲面。
在其中一个实施例中，二次刻蚀所述浮栅掩膜层的窗口侧壁采用湿法刻蚀。
在其中一个实施例中，氧化所述浮栅多晶层，使氧化物充满所述沟槽，刻蚀形成带有尖角的浮栅的具体步骤包括：
氧化所述浮栅多晶层，使氧化物充满所述沟槽；
去除所述浮栅掩膜层；
刻蚀去除浮栅位置区域外的浮栅多晶层，形成带有尖角的浮栅。
在其中一个实施例中，还包括在所述浮栅上形成控制栅的步骤；所述形成控制栅的步骤包括：
在所述浮栅上的两侧形成遂穿氧化层；
在所述浮栅、场氧化层和隧穿氧化层上形成控制栅。
此外，还提供一种闪存器件，所述闪存器件由上述制作方法制得。
上述闪存器件的制作方法，包括：在浮栅位置区域刻蚀所述浮栅多晶层、浮栅掩膜层，在所述浮栅掩膜层形成窗口，在所述浮栅多晶层形成沟槽，所述窗口与所述沟槽连通。其中，所述沟槽的宽度小于浮栅位置区域的宽度。二次刻蚀所述浮栅掩膜层的窗口侧壁，使位于所述浮栅多晶层的沟槽宽度小于位于所述浮栅掩膜层二次刻蚀后的窗口宽度。其中，浮栅掩膜层二次刻蚀后的窗口宽度与所述浮栅位置区域的宽度相等。
在对暴露在外的浮栅多晶层进行氧化以形成场氧化层的过程中，会沿着其窗口、沟槽氧化。由于沟槽侧壁与窗口侧壁形成了台阶，增大了暴露在外的浮栅多晶层，相应增加了场氧化层的形成。台阶处的浮栅多晶层被氧化的过程中，可以使台阶处的场氧化层与浮栅多晶层界面的弧度面趋近于平面。同时由于沟槽的存在，可使场氧化层向浮栅氧化层移动。也即，在浮栅位置区域的两侧，场氧化层与浮栅多晶层的接触界面形成锐利的尖角。而且，在刻蚀去除浮栅位置区域之外的浮栅多晶层的过程中，即使形成的浮栅位置一定偏移，浮栅的尖角角度比较稳定，不会变钝，避免了尖角钝化现象的发生。
附图说明
图1a为传统浮栅的微观结构放大示意图；
图1b为传统的浮栅结构示意图；
图2为一实施例中闪存器件的制作方法的流程图；
图3-图11为浮栅制作过程中的结构示意图；
图12为另一实施例中窗口与沟槽连通的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一实施例中，闪存器件的制作方法，包括如下步骤：
步骤s210：提供衬底。
参考图3所示，提供衬底110，衬底110可以为硅衬底，也可以为锗、锗硅、锗化硅或砷化镓衬底，还可以是绝缘体上硅(silicon-on-insulator，soi)衬底等。当隧穿载流子为电子时，在衬底110内形成有p型掺杂阱，可通过注入硼离子实现。当隧穿载流子为空穴时，在衬底110内形成有n型掺杂阱，可通过注入磷离子实现。在一实施例中，衬底110为制备浮栅的基底，其浮栅是闪存器件的组成单元，由于其闪存器件采用电子作为载流子，半导体衬底110内形成有p型掺杂阱，半导体衬底110用作后续形成闪存器件的平台。
步骤s220：在所述衬底上依次形成浮栅氧化层、浮栅多晶层和浮栅掩膜层。
在衬底110上形成浮栅氧化层120。其中，浮栅氧化层120的材料可以为氧化硅、氮化硅、氮氧化硅或其他高k材料。在本实施例中，浮栅氧化层120为氧化硅层。浮栅氧化层120的形成方法可以为炉管热氧化，原子层沉积(atomiclayerdeposition，ald)、化学气相淀积(chemicalvapordepositioncvd)、等离子体增强型化学气相淀积(plasmaenhancedchemicalvapordeposition，pecvd)等，在本实施例中，选用炉管热氧化生成浮栅氧化层120。
在所述浮栅氧化层120上淀积多晶硅，形成第一多晶硅层，作为制备浮栅的浮栅多晶层130。在多晶硅层上淀积氮化硅，形成氮化硅层，作为浮栅掩膜层140。
步骤s230：在浮栅位置区域刻蚀所述浮栅多晶层、浮栅掩膜层，在所述浮栅掩膜层形成窗口，在所述浮栅多晶层形成沟槽，所述窗口与所述沟槽连通。其中，沟槽的宽度w小于浮栅位置区域的宽度。
在需要制作浮栅的位置区域采用刻蚀工艺刻蚀浮栅多晶层130和浮栅掩膜层140，并在浮栅掩膜层140(氮化硅层)上需要制作浮栅的位置区域形成窗口141，并沿所述窗口141延伸的方向继续刻蚀，在浮栅多晶层130(多晶硅层)上形成沟槽131，参考图4。其中，浮栅掩膜层140刻蚀的窗口141与浮栅多晶层130刻蚀的沟槽131相连通。
其中，在所述浮栅掩膜层140形成窗口141，在所述浮栅多晶层130形成沟槽131的刻蚀工艺均采用干法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术，干法刻蚀在刻蚀表面材料时既存在化学反应的等方性又存在物理反应的异方性。正因为干法刻蚀这一物理反应和化学反应相结合的独特方式，在异方性和等方性的相互作用下，可以精确的控制图形的尺寸和形状。
在一实施例中，在浮栅多晶层130、浮栅掩膜层140均通过干法刻蚀垂直刻蚀出相同宽度的窗口141及沟槽131，也即，窗口141与沟槽131相连通，而且窗口141与沟槽131的侧壁位于同一平面。
在一实施例中，刻蚀所述浮栅多晶层130、浮栅掩膜层140采用干法刻蚀，其中，在浮栅多晶层130的所述浮栅位置区域垂直刻蚀出窗口141，在浮栅掩膜层140的所述浮栅位置区域非垂直刻蚀出沟槽131，所述沟槽131的侧壁为斜面，参考图12。当然，所述沟槽131的侧壁还可以为曲面。
步骤s240：二次刻蚀所述浮栅掩膜层的窗口侧壁，使位于所述浮栅多晶层的沟槽宽度w小于位于所述浮栅掩膜层二次刻蚀后的窗口宽度w，参考图5。其中，二次刻蚀后的窗口141宽度w与浮栅位置区域的宽度相等。
对浮栅掩膜层140的窗口141侧壁进行二次刻蚀，其中，窗口141一侧侧壁的刻蚀宽度定义为二次刻蚀的刻蚀宽度d。二次刻蚀采用湿法回刻的方式。湿法刻蚀是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。湿法刻蚀具有适应性强、表面均匀性好等特点。通过湿法回刻，只对浮栅掩膜层140的窗口141侧壁进行腐蚀，通过控制湿法回刻的回刻量，使其湿法回刻后的窗口141的宽度w大于位于浮栅多晶层130沟槽131的宽度w。
同时，使用湿法回刻不会对浮栅多晶层造成影响。通过对浮栅掩膜层140的窗口141侧壁进行二次刻蚀后，会使暴露在外的浮栅多晶层130为台阶状。浮栅多晶层130的深度与浮栅掩膜层140的窗口141侧壁回刻后的宽度为后续暴露在外的浮栅多晶层130的氧化奠定了基础。
通过合理的设置沟槽131的刻蚀深度以及窗口141的回刻宽度，可以使后续制备浮栅的尖角保持在45度～50度。在一实施例中，所述沟槽的深度h与所述二次刻蚀的刻蚀宽度d的比值范围为0.8～1.2。优选的，在一实施例中，所述沟槽131的深度h与所述二次刻蚀的刻蚀宽度d相等。
步骤s250：氧化所述浮栅多晶层，使氧化物充满所述沟槽。
对暴露在台阶处的浮栅多晶层130进行氧化处理，使其氧化物充满沟槽131。由于浮栅多晶层130由多晶硅淀积而成，其多晶硅的氧化产物在沟槽131内形成了场氧化层150，参考图6。由于浮栅多晶层130内的沟槽131具有一定的深度，而且对浮栅掩膜层140的窗口141侧壁进行二次刻蚀后，其窗口141的宽度会变大，使其使暴露在外的浮栅多晶层130为台阶状。暴露在外的浮栅多晶层130在氧化的过程中，会沿着其窗口141、沟槽131氧化。由于浮栅多晶层130被氧化的厚度是一定的，其浮栅多晶层130中沟槽131的深度越深，浮栅多晶层130被氧化的区域就会越向浮栅氧化层120移动。同时，由于沟槽131侧壁与窗口141侧壁形成了台阶，台阶处的浮栅多晶层130被氧化的过程中，增大了暴露在外的浮栅多晶层130，相应增加了场氧化层150的形成，台阶处的浮栅多晶层130被氧化的过程中，可以使台阶处的场氧化层150与浮栅多晶层130界面的弧度面趋近于平面。也即，在浮栅位置区域的两侧，场氧化层150与浮栅多晶层130接触界面形成尖角(θ1、θ2)比较锐利。在本实施例中，其尖角的度数(θ1、θ2)为45度。
步骤s260：刻蚀形成带有尖角的浮栅。
采用热磷酸进行湿法化学剥离去除浮栅掩膜层140，参考图7。然后以氧化浮栅多晶层130形成的场氧化层150为掩膜，干法刻蚀去除场氧化层150区域外淀积而成的浮栅多晶层130，从而形成带有尖角的浮栅，参考图8。
在一实施例中，沟槽为左右对称的结构，其左侧尖角θ1与右θ2侧尖角的角度也相同。
通过上述方法，控制沟槽的刻蚀深度h和湿法回刻窗口的回刻宽度d，可以使尖角(θ1、θ2)的角度范围为45度～50度，而且可以稳定的保持在同一角度不变，可以增加擦写速度及效率及增强稳定性。
在一实施例中，还包括对所述浮栅进行n型掺杂的步骤。
本实施例中，浮栅多晶层130为多晶硅层，浮栅的形成方法可以为化学气相淀积(cvd)。在形成多晶硅浮栅之后，可以对其进行掺杂。由于隧穿载流子为电子，因此对浮栅进行n型掺杂，掺杂离子可以为磷、锑和砷等五价元素。
在一实施例中，还包括在所述浮栅的侧壁上形成遂穿氧化层的步骤。
在浮栅上淀积氧化硅，形成遂穿氧化层160，并通过刻蚀去除多余的遂穿氧化层160，保留浮栅侧壁上的遂穿氧化层160，参考图9。遂穿氧化层160还可以为氮化硅、氮氧化硅或其他高k材料。隧穿氧化层160的形成方法可以为炉管热氧化，原子层沉积(atomiclayerdeposition，ald)、化学气相淀积(chemicalvapordepositioncvd)、等离子体增强型化学气相淀积(plasmaenhancedchemicalvapordeposition，pecvd)等，在本实施例中，选用炉管热氧化生成遂穿氧化层160。
在一实施例中，还包括在所述浮栅上形成控制栅的步骤。
在所述浮栅及浮栅位置区域外的所述遂穿氧化层160上淀积多晶硅形成第二多晶硅层170，参考图10。光刻刻蚀去除部分所述第二多晶硅层170，形成所述控制栅，参考图11。
一种闪存器件，所述闪存器件由上述闪存器件的制作方法而制得。浮栅的尖角锐利，而且稳定，不易被钝化。在闪存器件中内置上述浮栅，可以提供擦除速度和效率，而且其稳定性好。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。