一种碳化硅静电感应晶闸管的制作方法

本实用新型涉及半导体器件以及半导体工艺技术领域，具体涉及一种碳化硅静电感应晶闸管。

背景技术：

随着科学技术的迅猛发展，对功率半导体器件的性能提出了越来越高的要求。目前使用的功率器件主要由硅等传统半导体材料制成，由于受材料性能的限制，器件的电学性能已经难以持续的大幅提高；而且用这些材料制成的器件不能在高温强辐射等恶劣环境下长期工作，特别是在新能源、汽车电子、航空航天等领域中，传统的硅功率器件已经逐渐难以胜任。

在众多新型半导体材料中，碳化硅(SiC)材料以其良好的物理和电学性能成为制造新一代半导体功率器件和电路的首选材料。尤其是高温、高压和高频电力电子应用领域，SiC功率器件更具有硅功率器件难以比拟的优势和潜力。

近年来，SiC器件的商用化有了很大的进展，包括Cree、英飞凌、罗姆等多家公司可以提供包括SiC SBD、JFET、MOSFET商用产品，但是SiC功率器件的广泛应用还面临着很多的挑战。特别是SiC全控型功率器件的发展相对较慢，目前市场上只有少数国外公司可以提供种类比较单一的SiC全控型功率器件，而且价格高昂，难以广泛应用于民用领域。

在众多的SiC功率器件类型中，SiC JFET是电压控制的单极型器件，具有单步制备工艺相对成熟且不存在MOS界面层质量问题等优点，一直是中等额度电压SiC功率器件的研究热点，并成为了首款商用的SiC全控型功率器件，但至今未能广泛推广。其中最大的问题是SiC JFET的正、反向特性都同时敏感的依赖于沟道区域的结构和工艺参数，这给高功率常关型SiC JFET的结构设计和工艺研制带来了困难，提高了器件制备成本，影响了器件的应用。

为了解决常关型SiC JFET折中开态电阻和关态特性困难的问题，引入电导调制效应是比较理想的选择，常见的方案有两种：一是将SiC JFET工作于双极模式下(BJFET/BMFET)，让栅源PN结正偏向沟道内注入的少数载流子以调制开态电阻；二是采用类似于SITH(静电感应晶闸管)的结构，在漏极引入一个PN结。

其中第一种方案虽然不增加工艺难度，但需要栅极由电压驱动转变为电流驱动，不仅会增大驱动功率、增加驱动电路复杂度；同时由于栅极注入只能调制沟道低掺杂区的电导率，所以该方案的应用价值有限。

而静电感应晶闸管可以看出JFET与PIN的串联，即具有SiC JFET工艺成熟、易驱动的优点，又具有更强烈的电导调制效应。与BJFET相比，SITH漏端PN结注入的少子可以有效的调制整个漂移区的电导率，有效降低器件的开态电阻。

技术实现要素：

为了解决现有技术中的问题，本实用新型提出一种有利于降低器件开态电阻、提升功率特性的碳化硅静电感应晶闸管。

为了实现以上目的，本实用新型所采用的技术方案为：包括自下而上依次设置的N型欧姆接触电极、N型SiC衬底、P型SiC缓冲层、P型SiC漂移层和P型电流增强层，P型电流增强层上刻蚀形成有若干个台阶，相邻台阶之间设有沟槽，所述台阶顶部设置有P型SiC欧姆接触层，P型SiC欧姆接触层的上部设置有P型欧姆接触电极，P型欧姆接触电极的形状与P型SiC欧姆接触层相同，所述沟槽内设置有肖特基电极，肖特基电极与台阶侧面和沟槽底部均接触，所述N型欧姆接触电极和P型欧姆接触电极均包括依次沉积的Ni层和Pt层，所述肖特基电极包括依次沉积的Ni层、Cr层和Au层，或者Ti层、Cr层和Au层，或者Pt层、Cr层和Au层。

所述N型SiC衬底的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3。

所述P型SiC缓冲层的厚度为0.5～2.0μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3。

所述P型SiC漂移层的厚度为材料中空穴扩散长度的0.4～0.9倍，掺杂浓度N_drift为1×10¹⁴～8×10¹⁵cm^-3。

所述P型电流增强层的掺杂浓度N_CSL为1×10¹⁶～1×10¹⁷cm^-3，位于沟槽底部的P型电流增强层的厚度为0.5～2μm。

所述台阶高度为1.5～3.5μm，台阶宽度为的1.0～2.0倍。

所述P型欧姆接触层的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3，厚度为0.2～0.5μm。

所述P型欧姆接触电极的Ni层厚度为200nm～400nm，Pt层的厚度为50nm～200nm；N型欧姆接触电极的Ni层厚度为200nm～400nm，Pt层厚度为50nm～200nm；肖特基电极的Ni层、Ti层或Pt层的厚度为50～200nm，Cr层厚度为50～100nm，Au层厚度为50～500nm。

与现有技术相比，本实用新型采用N型SiC衬底，通过与P型SiC漂移层形成PN结提供少子注入以获得电导调制效应，并在N型SiC衬底与P型SiC漂移层之间设置P型缓冲层以避免穿通，在P型SiC漂移层与P型SiC欧姆接触层之间设置P型电流增强层以降低沟道区的阻抗。采用肖特基电极替代PN结作为器件的栅极以降低工艺复杂度及栅极开关特性。对于常规结构的SiC JFET，器件的开态电阻和击穿电压都敏感依赖于沟道区的材料参数，难以折中。尤其是对于常关型器件，很难同时获得低开态电阻和高击穿电压。本实用新型的P沟新型栅结构碳化硅静电感应晶闸管通过采用N型SiC衬底形成的少子注入调制低掺杂的P型SiC漂移层，通过对结构参数的优化设计让电导调制效应可以覆盖整个漂移区，即及少子扩散长度大于漂移区厚度，即可显著削弱漂移区掺杂对开态电阻的影响。对于这种类型的器件，理论上有N沟，即采用N型的沟道和漂移层，和P沟，即P型的沟道和漂移层两种技术方案，即分别采用采用空穴和电子作为衬底注入的少子以调制沟道区的电导率。一般情况下电子的扩散长度要比空穴的扩散长度长，比如SiC中电子的少子扩散长度Ln为10～25μm，而空穴的扩散长度Lp为5～12μm。因此，采用P型沟道可以获得更强的电导调制效应，从而可以进一步降低漂移区厚度和掺杂浓度，从而获得高击穿电压。本实用新型可以有效解决传统SiC JFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活度，降低工艺难度，新颖合理，实用性强。

进一步，为了获得高的击穿电压，需要降低漂移区掺杂浓度和增加漂移区的厚度，但这都会显著增大开态电阻。由于漂移层的厚度由电导调制效应决定，且开态电阻不再受漂移区掺杂浓度的影响，本实用新型通过采用低掺杂的漂移区以获得高击穿电压。采用本方案的设计后，开态电阻和击穿电压分别由两个参数决定，大大增加了设计灵活度。

进一步，器件关态时，栅耗尽区很容易延伸到衬底，即发生穿通，这会导致器件的击穿特性变差。本实用新型在N型衬底和P型漂移层之间设置P型缓冲层，以避免穿通的发生，有利于提升击穿电压。

进一步，由于采用了低掺杂的漂移层，沟道区的阻抗会显著上升，本实用新型在P型漂移层与欧姆接触层之间设置P型电流增强层以降低沟道区的阻抗，从而降低漂移层低掺杂对开态电阻的影响，提升器件性能，提高设计的灵活度。

进一步，采用了本实用新型的结构后，设计和研制开态电阻低的常关型器件更为容易，设计方法是沟道宽度，即台阶宽度小于等于2倍栅耗尽层厚度，根据器件物理的知识，耗尽层厚度为其中V_D为势垒高度，对于SiC材料和本结构的特点，约等于

进一步，采用肖特基电极替代传统的PN结作为栅极，用一次金属淀积工艺替代栅区离子注入、杂质激活退火工艺以及金属电极等多步复杂工艺，可以显著降低工艺难度和复杂度。同时，与离子注入不同，肖特基接触不消耗材料厚度，有利于降低器件的设计难度和刻蚀工艺难度。同时，与PN结不同，肖特基接触没有扩散电容，有利于提升栅极开关特性。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型制造方法的流程图；

图3a为本实用新型制造方法步骤一完成后的器件结构示意图，图3b为步骤二完成后的器件结构示意图，图3c为步骤三完成后的器件结构示意图，图3d为步骤四、五、六完成后的器件结构示意图；

其中，1-N型SiC衬底；2-P型SiC缓冲层；3-P型SiC漂移层；4-P型SiC电流增强层；5-P型SiC欧姆接触层；6-P型欧姆接触电极；7-N型欧姆接触电极；8-肖特基电极。

具体实施方式

下面结合具体的实施例和说明书附图对本实用新型作进一步的解释说明。

参见图1，本实用新型的结构包括由N型SiC衬底1和设置在N型SiC衬底上部的P型SiC缓冲层2，P型SiC缓冲层2上设置P型SiC漂移层3，P型SiC漂移层3上设置P型SiC电流增强层4，P型SiC电流增强层4上设置P型SiC欧姆接触层5，P型电流增强层4和P型SiC欧姆接触层5上刻蚀形成多个台阶，相邻台阶之间设有沟槽，在台阶侧面和沟槽底部设置有肖特基电极8，P型SiC欧姆接触层5上部设置有形状与所述P型SiC欧姆接触层5形状相同的P型欧姆接触电极6，N型SiC衬底1下部设置有N型欧姆接触电极7。

N型SiC衬底1的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3；P型SiC缓冲层2的厚度为0.5～2.0μm，掺杂浓度1×10¹⁶～5×10¹⁷cm^-3，厚度薄与掺杂浓度成反比例关系；P型SiC漂移层3的厚度为材料中空穴扩散长度的0.4～0.9倍，掺杂浓度N_drift为1×10¹⁴～8×10¹⁵cm^-3；台阶高度1.5～3.5μm，台阶宽度为的1.0～2.0倍，P型电流增强层4的掺杂浓度N_CSL为1×10¹⁶～1×10¹⁷cm^-3，其下边界延伸到沟槽底部下方0.5～2μm，即位于沟槽底部的P型电流增强层4的厚度为0.5～2μm；P型欧姆接触层5掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3，厚度为0.2～0.5μm；肖特基电极6由下向上由三层金属构成，Ni、Ti或Pt层，以及Cr层和Au层，其中Ni、Ti或Pt层厚度为50～200nm，Cr层厚度50～100nm，Au层厚度50～500nm。

参见图1，本实用新型制造方法包括以下步骤：

步骤一、由SiC基片构成的N型SiC衬底1，如图3a所示；

步骤二、采用化学气相沉积法在衬底1的上表面上依次外延生长厚度为0.5～2.0μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3的P型SiC缓冲层2；厚度为材料中空穴扩散长度的0.4～0.9倍，掺杂浓度N_drift为1×10¹⁴～8×10¹⁵cm^-3的P型SiC漂移层3；掺杂浓度N_CSL为1×10¹⁶～1×10¹⁷cm^-3，位于沟槽底部的P型电流增强层4的厚度为0.5～2μm的P型SiC电流增强层4；掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3，厚度为0.2～0.5μm的P型SiC欧姆接触层5，如图3b所示；

步骤三、通过SF₆气体，采用反应离子干法刻蚀法在P型SiC电流增强层4和P型SiC欧姆接触层5上刻蚀出高度为1.5～3.5μm，台阶宽度为的1.0～2.0倍，间距为2～5μm的若干个台阶，相邻台阶之间设沟槽，如图3c所示；

步骤四、在P型SiC欧姆接触层5上方依次淀积Ni层和Pt层，Ni层的厚度为200nm～400nm，第一Pt层的厚度为50nm～200nm；

步骤五、在N型SiC衬底1下方依次淀积Ni层和Pt层，Ni层的厚度为200nm～400nm，第一Pt层的厚度为50nm～200nm；

步骤六、在N₂气氛下进行温度为950℃～1050℃的热退火，在在P型SiC欧姆接触层5的上部形成由Ni层和Pt层构成的P型欧姆接触电极6；在N型SiC衬底1下方形成由Ni层和Pt层构成的N型欧姆接触电极7，如图3d所示；

步骤七、在沟槽底部和台阶侧面依次淀积厚度为50～200nm的Ni层、Ti层或Pt层，以及Cr金属50～100nm和Au金属50～500nm，形成肖特基电极8，即得到P沟肖特基栅碳化硅静电感应晶闸管。

本实用新型提出的结构和工艺方案，可以有效解决传统SiC JFET存在的问题，同时获得低开态电阻和高击穿电压，提高设计灵活度，降低工艺难度，新颖合理，实用性强。