本实用新型涉及半导体器件,特别涉及MOS晶体管。
背景技术:
通过降低电子元器件的物理尺寸来增加电子器件的集成密度,是提高电子器件性能的主要发展研究趋势。金属氧化物半导体场效应晶体管(MOSFET)的发展也同样遵从这一发展规律。MOSFET结构包含源极和漏极以及半导体沟道区,和由金属层及氧化物层组成的栅极。随着MOS晶体管尺寸不断减小到纳米级别时,过小的氧化层厚度会出现栅极隧穿漏电现象,使得MOSFET失效,但是较大的氧化层厚度又会减弱栅极电压对沟道区FET的调控作用。
MOS晶体管的工作原理是在金属层施加电压,使氧化物层与半导体沟道界面处聚集电荷,达到向沟道施加栅极电压的目的。要达到相同的栅极电压调控能力,必须保证氧化物层的k/t值不变,k为氧化物层的介电常数,t为氧化物层的厚度。以传统的MOSFET氧化物层SiO2为标准,氧化物层的厚度tox需要满足tox=tSiO2kox/kSiO2关系才能维持相同的栅极电压调控能力。因此选择具有较高介电常数κox的氧化物,能够适当提高栅极氧化物层的厚度tox,从而能有效防止栅极隧穿漏电现象的出现。
然而本实用新型的发明人发现:现有技术始终只能通过改变具有较高介电常数的氧化物层的厚度来改变栅极隧穿漏电流,当继续减小MOSFET的栅极尺寸到一定程度之后,同样会出现栅极隧穿漏电流,并且在不改变具有较高介电常数的氧化物层的厚度时,仍然没有有效的方法来降低栅极隧穿漏电流。
技术实现要素:
本实用新型的目的在于提供一种MOS晶体管,可以降低氧化物层的隧穿漏电流。
为解决上述技术问题,本实用新型的实施方式公开了一种MOS晶体管,包括衬底、栅极和位于栅极两侧的源极、漏极,栅极包括金属层、氧化物层和氧化铝层,氧化铝层位于氧化物层的中间或位于衬底与氧化物层之间。
本实用新型实施方式与现有技术相比,主要区别及其效果在于:
在本实用新型的MOS晶体管中,在栅极的氧化物层的中间或在栅极的氧化物层与衬底之间设置氧化铝层,可以降低氧化物层的隧穿漏电流。
附图说明
图1是本实用新型第一实施方式中一种MOS晶体管的结构示意图。
图2是本实用新型第一实施方式中一种MOS晶体管的结构示意图。
图3是本实用新型第一实施方式中设置氧化铝层前后氧化物层沿栅极法向的电导率对比图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型的实施方式作进一步地详细描述。
本实用新型第一实施方式涉及一种MOS晶体管,包括衬底、栅极和位于栅极两侧的源极、漏极。图1和图2是该MOS晶体管的结构示意图。
如图1和图2所示,该MOS晶体管包括衬底4、栅极1和位于栅极1两侧的源极2、漏极3,其中栅极1包括金属层11、氧化物层12和氧化铝层13,氧化铝层13位于氧化物层12的中间或位于衬底4与氧化物层12之间。
可以理解,上述金属层11可以为铝,或其他金属。上述氧化物层可以为HfO2,或其他氧化物。上述衬底可以为硅。上述MOS晶体管可以为PMOS晶体管、NMOS晶体管、增强型MOS晶体管或者耗尽型MOS晶体管。
在本实用新型的MOS晶体管中,在栅极的氧化物层的中间或在栅极的氧化物层与衬底之间设置氧化铝层,可以降低氧化层的隧穿漏电流。
在氧化物层为HfO2的一个模拟实例中,图3为设置氧化铝层前后氧化物层沿栅极法向的电导率对比图,纵坐标取设置氧化铝层后氧化物层沿栅极法向的电导率G与设置氧化铝层前氧化物层沿栅极法向的电导率G0的比值的对数,其中方框点为在氧化物层的中间位置设置氧化铝层后的电导率与设置氧化铝层前的电导率比值,圆点为在氧化物层与衬底的界面位置设置氧化铝层后的电导率与设置氧化铝层前的电导率比值。由图3中方框点和圆点所在位置的电导率比值可以明显看到,在设置氧化铝层后,氧化物层沿栅极法向的电导率比设置氧化铝层前的电导率下降了至少一个量级,将氧化铝层设置于氧化物层与衬底的界面位置时,氧化物层沿栅极法向的电导率甚至下降了三个量级以上。也就是说,在不改变氧化物层厚度的情况下,通过在氧化物层中间或氧化物层与衬底的界面位置设置氧化铝层,可以降低该氧化物层沿栅极法向的电导率,从而极大的降低栅极的隧穿漏电现象,以降低MOSFET器件的失效率。
由上可以看到,在减小MOSFET器件尺寸时,本实用新型的MOS晶体管结构为降低栅极隧穿漏电流和提高MOSFET器件可靠性问题提供了新的解决思路。
虽然通过参照本实用新型的某些优选实施方式,已经对本实用新型进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本实用新型的精神和范围。