常关型III族氮化物晶体管的制作方法

本发明一般来说涉及半导体装置，且更明确地说涉及半导体装置中的iii-n场效应晶体管。

背景技术：

增强模式氮化镓场效应晶体管(ganfet)包含凹陷栅极，所述凹陷栅极延伸到应力源层及势垒层中且与经低掺杂氮化镓(gan)层垂直分离。通过蚀刻而形成栅极凹部以与经低掺杂gan层具有所要垂直分离是有问题的。定时蚀刻在与经低掺杂gan层的分离中会产生不可接受变化。使用蚀刻阻挡层来形成栅极凹部会在势垒层及/或应力源层中产生缺陷。

技术实现要素：

在所描述实例中，一种在iii-n层堆叠上含有增强模式ganfet的半导体装置包含：经低掺杂gan层；势垒层，其包含铝，安置在所述经低掺杂gan层上方；应力源层，其包含铟，安置在所述势垒层上方；及帽盖层，其包含铝，安置在所述应力源层上方。所述增强模式ganfet的栅极凹部延伸穿过所述帽盖层及所述应力源层，但不穿过所述势垒层。栅极电介质层安置在所述栅极凹部中，且栅极安置在所述栅极电介质层上。

所述半导体装置通过以下操作而形成：利用高温金属有机化学气相沉积(mocvd)工艺形成所述势垒层；利用低温mocvd工艺形成所述应力源层；及利用低温mocvd工艺形成所述帽盖层。所述栅极凹部通过两步骤蚀刻工艺而形成，所述两步骤蚀刻工艺包含用以移除所述帽盖层的第一蚀刻步骤及用以移除所述应力源层的第二蚀刻步骤。

附图说明

图1是实例性半导体装置的横截面。

图2a到图2i是实例性制作顺序的连续阶段中所描绘的图1的半导体装置的横截面。

图3a及图3b是用于形成栅极凹部的替代工艺顺序中所描绘的图1的半导体装置的横截面。

具体实施方式

所述各图未必按比例绘制。在本发明中中，一些动作或时间可与其它动作或时间以不同次序及/或同时发生，且一些所图解说明动作或时间是任选的。

出于本说明的目的，术语“iii-n材料”是指如下的半导体材料：其中iii族元素(铝、镓及铟以及可能地硼)提供所述半导体材料中的原子的一部分且氮原子提供所述半导体材料中的原子的剩余部分。iii-n半导体材料的实例为氮化镓、氮化硼镓、氮化铝镓、氮化铟及氮化铟铝镓。描述材料的元素组成的术语(例如氮化铝镓)并不暗示元素的特定化学计量。出于本说明的目的，术语ganfet是指包含iii-n半导体材料的场效应晶体管。

图1是实例性半导体装置的横截面。半导体装置100包含增强模式ganfet102及耗尽模式ganfet104。半导体装置100包含衬底106，所述衬底可为硅晶片或其它半导体材料。为iii-n材料的缓冲层108安置在衬底106上方。举例来说，缓冲层108可包含位于衬底106上的100纳米到300纳米的氮化铝及1微米到7微米的alxga1-xn渐变层，所述alxga1-xn渐变层在底部表面处富含铝、位于氮化铝上且在缓冲层108的顶部表面处富含镓。电隔离层110安置在缓冲层108上。举例来说，电隔离层110可为300纳米到2000纳米的半绝缘氮化镓。此外，举例来说，电隔离层110可为半绝缘的以提供电隔离层110下方的层与电隔离层110上方的层之间的所要电隔离水平。另一选择为，电隔离层110可掺杂有n型或p型掺杂剂以减少半导体装置100中对电流密度的不期望电荷陷获效应。经低掺杂层112安置在电隔离层110上。举例来说，经低掺杂层112可为25纳米到1000纳米的氮化镓。经低掺杂层112可经形成以使晶体缺陷最小化，此对电子迁移率可具有不利效应。形成经低掺杂层112的方法可致使经低掺杂层112掺杂有碳、铁或其它掺杂剂物质，例如具有小于10¹⁷cm^-3的净掺杂密度。

势垒层114安置在经低掺杂层112上方。势垒层114可主要为具有小于1原子百分比铟的氮化铝镓。势垒层114可具有al0.10ga0.90n到al0.30ga0.70n的化学计量及1纳米到5纳米的厚度。可选择势垒层114的最小厚度以提供容易且可重复的制作。可选择最大厚度以提供增强模式ganfet102中的所要关断状态电流，其中增加势垒层114的厚度会增加关断状态电流。厚度可取决于势垒层114的化学计量。举例来说，具有al0.10ga0.90n到al0.30ga0.70n的化学计量的势垒层114的例子可具有1.5纳米到2.0纳米的厚度。

应力源层116安置在势垒层114上方。应力源层116主要为具有in0.05al0.95n到in0.30al0.70n的化学计量及1纳米到5纳米的厚度的氮化铟铝。在此实例的一个版本中，应力源层116可具有in0.16al0.84n到in0.18al0.82n的化学计量及3.5纳米到4.5纳米的厚度，此可提供以下操作之间的所要平衡：提供二维电子气(2deg)中的所要电荷密度(其随铟含量而降低)，及给下伏势垒层114提供所要蚀刻选择性(其随铟含量而增加)。in0.16al0.84n到in0.18al0.82n的化学计量还可给经低掺杂层112提供所要晶格匹配。

帽盖层118安置在应力源层116上方。帽盖层118具有小于1原子百分比铟且可主要为氮化铝镓。帽盖层的厚度经选择以防止应力源层116在后续制作步骤期间发生氧化。实例性帽盖层118可具有al0.05ga0.95n到al0.30ga0.70n的化学计量及4纳米到20纳米的厚度。帽盖层118有利地防止应力源层116中的铟发生氧化。

栅极凹部120在增强模式ganfet102中延伸穿过帽盖层118及应力源层116。栅极凹部120可完全延伸穿过应力源层116且不延伸到势垒层114中，如图1中所描绘。另一选择为，栅极凹部120可部分地延伸到势垒层114中，或可仅部分地延伸穿过应力源层116且不到达势垒层114。

增强模式栅极电介质层122安置在增强模式ganfet102中的栅极凹部120中。耗尽模式栅极电介质层124安置在耗尽模式ganfet104中的帽盖层上方。增强模式栅极电介质层122及耗尽模式栅极电介质层124可为5纳米到50纳米厚且可包含一或多个二氧化硅、氮化硅及/或氧化铝层。在此实例的一个版本中，增强模式栅极电介质层122及耗尽模式栅极电介质层124可能地作为同时形成的结果可具有基本上相同厚度及组合物。在替代版本中，增强模式栅极电介质层122及耗尽模式栅极电介质层124可具有不同厚度及组合物以单独优化增强模式ganfet102及耗尽模式ganfet104的性能。

场板电介质层126可任选地安置在帽盖层118上方及增强模式栅极电介质层122下方邻近于栅极凹部120且在耗尽模式栅极电介质层124下方邻近于耗尽模式ganfet104中的栅极区域。举例来说，场板电介质层126可包含一或多个二氧化硅及/或氮化硅层，且可为10纳米到100纳米厚。在此实例的替代版本中，场板电介质层126可安置在增强模式栅极电介质层122及耗尽模式栅极电介质层124上方。

增强模式栅极128安置在栅极凹部120中的增强模式栅极电介质层122上方。增强模式栅极128可与增强模式ganfet102中的场板电介质层126重叠，如图1中所描绘。耗尽模式栅极130安置在耗尽模式ganfet104的栅极区域中的耗尽模式栅极电介质层124上方且可与耗尽模式ganfet104中的场板电介质层126重叠，如图1中所描绘。增强模式栅极128及耗尽模式栅极130可能地作为同时形成的结果可具有基本上相同组合物。因此，耗尽模式ganfet104的栅极电介质层及平坦栅极可与增强模式ganfet102的栅极电介质层及栅极同时形成。

电介质隔离结构132延伸穿过帽盖层118、应力源层116及势垒层114且可能地穿过经低掺杂层112，以便将增强模式ganfet102与耗尽模式ganfet104横向隔离。举例来说，电介质隔离结构132可包含二氧化硅及/或氮化硅。

源极触点134及漏极触点136提供到增强模式ganfet102中的2deg的电连接。源极触点138及漏极触点140提供到耗尽模式ganfet104中的2deg的电连接。

在半导体装置100的操作期间，势垒层114有利地提供在栅极凹部120下方的增强模式ganfet102的2deg中的低载子密度，以便提供所要关断状态电流。应力源层116有利地提供在栅极凹部120与源极触点134及漏极触点136之间的接达区中的增强模式ganfet102的2deg中的所要高载子密度，以便提供所要接通状态电流。延伸穿过应力源层116的栅极凹部120的配置有利地促成在栅极凹部120下方的增强模式ganfet102的2deg中的低载子密度。在耗尽模式栅极130下方延伸的应力源层116有利地提供耗尽模式ganfet104中的所要接通状态电流。

图2a到图2i是实例性制作顺序的连续阶段中所描绘的图1的半导体装置的横截面。参考图2a，在衬底106上方形成缓冲层108。在缓冲层108上方形成电隔离层110，且在电隔离层110上方形成经低掺杂层112。举例来说，缓冲层108、电隔离层110及经低掺杂层112可通过一系列mocvd工艺而形成。

在此实例中，将针对其中衬底106为150毫米的衬底的情形而描述工艺参数。将衬底106放置在mocvd室144中的(可能地)为石墨的基座142上。举例来说，基座142通过加热线圈而加热到900℃到1100℃的温度。使载子气体(例如，氢气(h2)，如图2a中所指示)以80标准升/分钟(slm)到120slm的流速流动到mocvd室144中，且使氮源(例如，氨气(nh3)，如图2a中所指示)以5slm到30slm的流速流动到mocvd室144中。使铝前驱物(例如，三甲基铝(tmal)，如图2a中所指示，或三乙基铝)以80标准立方厘米/分钟(sccm)到130sccm的速率流动到mocvd室144中，且使镓前驱物(例如，三甲基镓(tmga)，如图2a中所指示，或三乙基镓)以40sccm到60sccm的速率流动到mocvd室144中。使mocvd室144中的压力维持处于50托到200托。氮源、铝前驱物及镓前驱物在半导体装置100的现有表面处发生反应以在用于增强模式ganfet102及耗尽模式ganfet104的区域中于经低掺杂层112上方形成势垒层114。与在较低温度下形成的势垒层相比，在900℃到1100℃的温度下形成势垒层114有利地给半导体装置100提供较少缺陷及因此较高可靠性。在此实例中，在形成势垒层114时，基本上无铟前驱物流动到mocvd室144中。在此实例的替代版本中，势垒层114可包含四元iii-n材料，因此除铝、镓及氮之外，势垒层114还可包含另一元素。可在经低掺杂层112之后于原位形成势垒层114以有利地减少半导体装置100中的缺陷。

参考图2b，衬底106保持处于mocvd室144中的基座142上。将基座142加热到700℃到850℃的温度。使载子气体(在图2b中指示为氮气(n2))以60slm到100slm的流速流动到mocvd室144中。此外，使氮源(在图2b中指示为氨气(nh3))以5slm到40slm的流速流动到mocvd室144中。使铝前驱物(在图2b中指示为三甲基铝(tmal))以80sccm到130sccm的速率流动到mocvd室144中。使铟前驱物(例如，三甲基铟(tmin)，如图2b中所指示，或三乙基铟)以100sccm到300sccm的速率流动到mocvd室144中。使mocvd室144中的压力维持处于100托到400托。氮源、铝前驱物及铟前驱物在半导体装置100的现有表面处发生反应以在用于增强模式ganfet102及耗尽模式ganfet104的区域中于势垒层114上方形成应力源层116。与在较低温度下形成应力源层相比，在最小700℃的温度下形成应力源层116可有利地实现所要浓度的铟及铟在应力源层116中的均匀分布。与在较高温度下形成应力源层相比，在最大温度850℃下形成应力源层116可有利地减少铟到势垒层114中的扩散。在此实例中，在形成应力源层116时，基本上无铝前驱物流动到mocvd室144中。在此实例的替代版本中，应力源层116可包含四元iii-n材料。随势垒层114在原位形成应力源层116可有利地减少半导体装置100中的缺陷。

参考图2c，衬底106保持处于mocvd室144中的基座142上。将基座142加热到750℃到900℃的温度。使载子气体(在图2c中指示为氢气(h2))以80slm到120slm的流速流动到mocvd室144中。此外，使氮源(在图2c中指示为氨气(nh3))以5slm到35slm的流速流动到mocvd室144中。使铝前驱物(在图2c中指示为三甲基铝(tmal))以80sccm到130sccm的速率流动到mocvd室144中。使镓前驱物(在图2c中指示为三甲基镓(tmga))以40sccm到60sccm的速率流动到mocvd室144中。使mocvd室144中的压力维持处于50托到200托。氮源、铝前驱物及镓前驱物在半导体装置100的现有表面处发生反应以在用于增强模式ganfet102及耗尽模式ganfet104的区域中于应力源层116上方形成帽盖层118。与在较高温度下形成帽盖层相比，在最大900℃的温度下形成帽盖层118可有利地减少铟到势垒层114及帽盖层118中的扩散。在此实例中，在形成帽盖层118时，基本上无铟前驱物流动到mocvd室144中。可在应力源层116之后于原位形成帽盖层118以有利地减少半导体装置100中的缺陷。

参考图2d，在帽盖层118上方形成场板电介质层126。举例来说，场板电介质层126可通过以下方式形成：通过等离子体增强化学气相沉积(pecvd)工艺在帽盖层上方形成含有二氧化硅及/或氮化硅的电介质材料层。在电介质材料层上方形成场板掩模146以暴露用于增强模式ganfet102及耗尽模式ganfet104的栅极区域。移除因蚀刻工艺(例如在超过100托下进行的等离子蚀刻工艺)而被场板掩模146暴露的电介质材料层，从而形成具有倾斜侧边的场板电介质层126，如图2d中所描绘。

参考图2e，在帽盖层118上方形成凹部掩模148以暴露增强模式ganfet102中用于栅极凹部120的区域。凹部掩模148可包含光致抗蚀剂且可通过光学光刻工艺而形成。凹部掩模148可进一步包含抗反射层，例如有机底部抗反射涂层(barc)及/或硬掩模层，例如二氧化硅或氮化硅。凹部掩模148覆盖用于耗尽模式ganfet104的区域。

第一蚀刻工艺150(例如，使用氯自由基进行的等离子蚀刻工艺)移除凹部掩模148所暴露的区域中的帽盖层118以形成栅极凹部120的一部分。应力源层116中的铟在第一蚀刻工艺150中具有比帽盖层118低的蚀刻速率，因此在完成第一蚀刻工艺150之后，应力源层116的至少一部分保持处于用于栅极凹部120的区域中。举例来说，第一蚀刻工艺150可为使用氯气(cl2)气体六氟化硫(sf6)气体进行的电感耦合等离子体反应离子蚀刻(icp-rie)工艺，已证明所述工艺合意地提供氮化镓铝比氮化铟铝大于1.0的蚀刻选择性。结合应力源层116中的铟含量在最大900℃的温度下形成帽盖层118可有利地增加第一蚀刻工艺150的蚀刻选择性以减少被第一蚀刻工艺150移除的应力源层116的量(如果有)。

参考图2f，第二蚀刻工艺152移除栅极凹部120中的应力源层116以形成完整栅极凹部120。第二蚀刻工艺152与图2e的第一蚀刻工艺150具有不同化学过程。势垒层114在第二蚀刻工艺152中具有比应力源层116低的蚀刻速率，因此在完成第二蚀刻工艺152之后，势垒层114的至少一部分(及可能地所有部分)保持处于栅极凹部120下方。举例来说，第二蚀刻工艺152可包含使用1摩尔的1,2二氨基乙烷水溶液进行的湿法蚀刻工艺，已证明所述工艺合意地提供在室温下氮化铟铝比氮化镓铝大于1.0的蚀刻选择性。第一蚀刻工艺150可在所暴露应力源层116上提供合意粗糙表面，此可有利地为第二蚀刻工艺152提供较均匀初始蚀刻速率。

参考图2g，应力源层116的剩余部分154可处于栅极凹部120中，可能地为包含下伏势垒层114的元素的过渡层154。氧化液156将栅极凹部120中的应力源层116的剩余部分154氧化。应力源层116的剩余部分154可通过阳极氧化工艺而氧化，其中电流通过氧化液156。举例来说，氧化液156可为次氮基乙酸与0.3摩尔氢氧化钾(koh)的水溶液，其中具有ph值8.5。电流可就每平方厘米的所暴露应力源层116具有约20微安的值。随后可(例如)通过使用稀酸性水溶液(例如，稀硝酸溶液或柠檬酸溶液)进行的湿法蚀刻工艺而移除经氧化剩余部分154。可能地在完成图2f的湿法蚀刻工艺152之后或可能更早，移除凹部掩模148。因此，应力源层可通过栅极凹部中的阳极氧化工艺而氧化以促进通过第二蚀刻步骤进行的移除。

参考图2h，在场板电介质层126上方形成栅极电介质材料层158，所述栅极电介质材料层延伸到栅极凹部120中且在栅极凹部120的底部处上覆于势垒层114上。在此实例中，栅极电介质材料层158在耗尽模式ganfet104中的帽盖层118上方延伸。栅极电介质材料层158可包含(例如)通过pecvd工艺形成的一或多个二氧化硅及/或氮化硅层。在栅极电介质材料层158上方形成栅极材料层160。举例来说，栅极材料层160可包含氮化镓或其它iii-n材料，或可包含多晶体硅(称为多晶硅)，或可包含金属。在此实例中，在用于增强模式ganfet102及耗尽模式ganfet104两者的栅极的区域中形成栅极材料层160。

参考图2i，将图2h的栅极材料层160图案化以同时形成增强模式栅极128及耗尽模式栅极130。增强模式栅极128及耗尽模式栅极130可通过包含以下操作的蚀刻工艺而形成：在栅极材料层160上方形成蚀刻掩模，所述蚀刻掩模覆盖用于增强模式栅极128及耗尽模式栅极130的区域；及随后移除蚀刻掩模所暴露的栅极材料层160。另一选择为，增强模式栅极128及耗尽模式栅极130可通过包含以下操作的剥离工艺而形成：形成溶剂可溶有机材料的剥离掩模(例如光致抗蚀剂)，所述剥离掩模暴露用于增强模式栅极128及耗尽模式栅极130的区域中的栅极电介质材料层158；在剥离掩模上方形成栅极材料层160；及随后移除剥离掩模及上覆栅极材料层160，而留下剥离掩模所暴露的区域中的栅极材料层160以提供增强模式栅极128及耗尽模式栅极130。同时形成增强模式栅极128及耗尽模式栅极130可有利地减小半导体装置100的制作成本及复杂性。在此实例的替代版本中，增强模式栅极128及耗尽模式栅极130可由具有不同逸出功的材料单独形成以增加增强模式ganfet102及耗尽模式ganfet104两者的性能。在形成增强模式ganfet102及耗尽模式ganfet104之后，继续进行制作以提供图1的结构。

图3a及图3b是用于形成栅极凹部的替代工艺顺序中所描绘的图1的半导体装置的横截面。参考图3a，在帽盖层118上方形成凹部掩模148。在凹部掩模148所暴露的区域中移除帽盖层118以形成栅极凹部120的一部分，如参考图2e所描述。氧化液162将栅极凹部120中的被帽盖层118暴露的应力源层116氧化以形成包含氧化铟的经氧化应力源层164，所述氧化液例如阳极氧化水溶液，其含有次氮基乙酸与0.3摩尔koh的水溶液、具有ph值8.5、每平方厘米的所暴露应力源层116具有约20微安的电流。在此实例中，势垒层114可包含紧接在应力源层116下方的1纳米到3纳米厚的氮化镓(gan)层以防止势垒层114中的氮化铝镓发生氧化。势垒层114在栅极凹部120中的应力源层116下方的至少一部分不被氧化。

参考图3b，第二蚀刻工艺166移除图3a的经氧化应力源层164以形成栅极凹部120，而留下势垒层114在栅极凹部120下方的至少一部分(及可能地所有部分)。举例来说，第二蚀刻工艺166可包含硝酸、磷酸及/或盐酸的稀水溶液或者有机酸(例如柠檬酸)的水溶液。可重复进行参考图3a所描述的氧化工艺及图3b的第二蚀刻工艺以自栅极凹部120完全移除应力源层116。移除凹部掩模148，且继续进行如参考图2g所描述的制作。

在权利要求书的范围内，在所描述实施例中可做出若干修改，且其它实施例是可能的。