相关专利申请案
本申请案主张2015年7月22日申请的共同拥有的第62/195,670号美国临时专利申请案的优先权，所述美国专利申请案的全部内容出于所有目的而以引用方式特此并入。
本发明涉及半导体制造技术，特定来说涉及，一种例如通过在ic封装中提供一或多个裸片的背面堆叠而在单个ic封装中提供多个电有源裸片的制造方法。
背景技术：
在半导体制造中，可将多个集成电路(ic)裸片安装到共同衬底。每一裸片的占据面积可为重要的，因为ic装置的大小要求正缩小，同时处理要求正增加。重新设计ic裸片/芯片以增加性能且维持或减小占据面积可能需要新芯片设计、加工新掩模及/或额外成本及要求。
技术实现要素：
一个实施例提供一种集成电路(ic)装置，其包括：衬底，其包含第一安装区及接地环；第一集成电路裸片，其附接到所述第一安装区；裸片附接晶垫，其安装到所述接地环上且在所述第一集成电路裸片上方延伸；及第二集成电路裸片，其安装于第二安装区上，其中所述裸片附接晶垫在所述第一集成电路裸片上方界定所述第二安装区。
在一个实施例中，所述第二集成电路裸片包含经定向朝向所述衬底且连接到接地的背面。
在一个实施例中，所述ic装置进一步包括将所述裸片附接晶垫接合到所述衬底的导电裸片附接材料。
在一个实施例中，所述第一集成电路裸片及所述第二集成电路裸片具有匹配占据面积。
在一个实施例中，所述第一集成电路裸片及所述第二集成电路裸片包括相同装置。
在一个实施例中，所述第一集成电路裸片及所述第二集成电路裸片包括4通道脉冲发生器。
在一个实施例中，所述第一安装区包括暴露裸片附接垫。
在一个实施例中，使用线接合将所述第一及第二集成电路裸片的引线连接到所述衬底。
在一个实施例中，使用铜夹将所述裸片附接晶垫附接到所述接地环。
另一实施例提供一种用于制造堆叠式集成电路装置的方法，所述方法包括：将第一裸片附接到具有暴露裸片附接垫的衬底；将外部裸片附接晶垫连接到所述衬底，所述外部裸片附接晶垫在所述第一裸片上方延伸；及将第二裸片附接到所述外部裸片附接晶垫。
在一个实施例中，所述方法进一步包含通过线接合将所述第一裸片的引线连接到所述衬底的引线。
在一个实施例中，所述方法进一步包含通过线接合将所述第二裸片的引线连接到所述衬底的引线。
在一个实施例中，所述方法进一步包含使用导电裸片附接材料附接所述第一及第二裸片。
在一个实施例中，所述外部裸片附接晶垫针对所述第二裸片提供到接地的背面连接。
在一个实施例中，将外部裸片附接晶垫连接到所述衬底包含使用导电裸片附接材料。
在一个实施例中，所述第一及第二裸片包括匹配集成电路装置。
在一个实施例中，所述第一及第二裸片包括4通道脉冲发生器。
在一个实施例中，第一与第二裸片具有匹配占据面积。
另一实施例提供一种包括以下各者的8通道脉冲发生器：衬底，其包含第一安装区及接地环；第一4通道脉冲发生器，其附接到所述第一安装区；及裸片附接晶垫，其安装到所述接地环上且在所述第一4通道脉冲发生器上方延伸；及第二4通道脉冲发生器，其安装于第二安装区上，其中所述裸片附接晶垫在所述第一4通道脉冲发生器上方界定所述第二安装区。
在一个实施例中，所述8通道脉冲发生器进一步包含通过所述裸片附接晶垫连接到接地的所述第二4通道脉冲发生器的背面。
附图说明
图1是说明根据本发明的教示的实例集成电路装置的侧视图的图式；及
图2是说明根据本发明的教示的实例方法的流程图。
具体实施方式
虽然堆叠ic裸片可提供减小的总占据面积，但用于堆叠的已知方法并未提供用于上裸片或顶部裸片的背面的接地连接。在本教示的一些实施例中，可将铜夹安装于第一裸片(底部裸片)的顶部上，且接着将其用作顶部裸片的裸片附接晶垫。
图1是说明根据本发明的教示的实例集成电路装置10的侧视图的图式。集成电路装置10可包含衬底20、第一ic裸片30、外部裸片附接晶垫40及第二ic裸片50。在此实施例中，第一ic裸片30(在底部上)及第二ic裸片50(在顶部上)两者的背面经接地连接。
如所展示，衬底20可包含焊接球22及暴露裸片附接垫24。衬底20可包括任何适合材料(例如，硅或其它半导体)。在一些实施例中，衬底20可包含经布置以与部署在印刷电路板(pcb)上的插座或其它安装设备配合的特征。暴露裸片附接垫24可具有适合于在其上安装ic裸片的任何特征，包含暴露引线、热垫/散热垫等。在一些实施例中，衬底20可包含用于附接ic裸片的替代特征。所述衬底设计可包含具有阻焊网设计的暴露裸片附接垫24。
第一ic裸片30可附接到所述衬底20(例如，附接到暴露裸片附接垫24)。ic裸片30可包括在半导体材料(例如，硅)板上的一组电子电路。ic裸片30可为任何大小、形状或有用配置。在一些实施例中，例如图1中所展示，可使用裸片附接材料32将第一ic裸片30附接到衬底。裸片附接材料32可为提供第一ic裸片30与暴露裸片附接垫24或衬底20的其它特征之间的电及机械连接两者的导电材料(例如，膏或膜)。在一些实施例中，可通过线接合将第一ic裸片30的各种引线连接到衬底20及/或裸片附接垫24上的引线。如图1所展示，接合线34提供第一ic裸片30与衬底20上的引线之间的电连接。在一些实施例中，ic裸片30可包括4通道脉冲发生器。
外部裸片附接晶垫40可包括适合于附接到衬底20且针对第二ic裸片50提供基座的任何设备或装置。在一些实施例中，外部裸片附接晶垫40包括铜夹。在这些实施例中，所述铜夹经连接到衬底20的不同特征且使用裸片附接材料42(例如，导电膏或膜)附接，接着所述第二ic裸片50经放置于所述铜夹上且使用裸片附接材料52(例如，导电膏/膜)附接。衬底20可包含充当铜夹的垫以建立多层裸片附接垫的接地环。
如图1所展示，所述外部裸片附接晶垫40提供第二裸片附接垫，从而允许堆叠式裸片封装。外部裸片附接晶垫40提供裸片附接垫的此额外层，从而允许顶部裸片(第二ic裸片50)在其背面接地。裸片附接材料42将外部裸片附接晶垫40附接到所述衬底。在一些实施例中，导电裸片附接材料42提供到所述顶部裸片及所述底部裸片两者的接地连接。
第二ic裸片50可附接到所述外部裸片附接晶垫40(例如，附接到安置于其上的暴露裸片附接垫)。ic裸片50可包括在半导体材料(例如，硅)板上的一组电子电路。ic裸片50可为任何大小、形状或有用配置。在一些实施例中，例如图1中所展示，可使用裸片附接材料52将第二ic裸片50附接到外部裸片晶垫40。裸片附接材料52可为提供第二ic裸片50与外部裸片附接晶垫40或其上的特征之间的电及机械连接两者的导电材料(例如，膏或膜)。在一些实施例中，可通过线接合将第二ic裸片50的各种引线连接到衬底20及/或裸片附接垫24上的引线。如图1中所展示，接合线54提供第二ic裸片50与衬底20上的引线之间的电连接。在一些实施例中，ic裸片50可包括4通道脉冲发生器。
在一些实施例中，所述两个ic裸片30、50可具有相似或相同功能及形式。集成电路装置10可提供例如两个堆叠式ic裸片30、50，其各自包括任何类型的功能性(例如，驱动器、脉冲发生器等)的四通道特征。并入本发明的教示的堆叠式形成可提供具有与四通道装置相同的占据面积的ic装置10，但具有8通道功能。可使用这些教示以将两个现存集成电路裸片集成在单个封装中且在内部对其接线以在单个装置中提供其相应功能性，而非设计全新集成电路或使所需的占据面积加倍。
举例来说，目前可在64lqfn9x9mm封装中提供特定集成电路装置。可需要具有两倍装置或通道数目的相同功能。替代采用所需装置的新设计(例如，八通道脉冲发生器)，原始ic装置的双堆叠可提供一个封装中的两个四通道脉冲发生器，从而递送较小封装中的八通道脉冲发生器且无新ic设计。
在根据本发明的教示的堆叠式配置中，未扩大装置的占据面积。另外，可能需要由外部裸片附接晶垫40所提供的接地连接以用于特定标准及/或应用(例如，soi晶片)。并排解决方案可满足接地要求，但与本文中所描述的堆叠式裸片解决方案相比，封装大小将大至少60％。因此，在一些实施例中，多层外部裸片附接晶垫40允许彼此叠置的多个裸片的布置，同时仍提供每一裸片的接地连接以便实现减小的封装大小而不重新设计裸片及/或加工新掩模集。
可结合并入允许放置如图1中所展示的外部裸片附接晶垫的支撑结构的额外类型的ic外壳采用这些教示。举例来说，引线框设计可提供此晶垫可附接到其上的区。堆叠可延伸到两个以上半导体裸片。在包含u形裸片附接晶垫的实施例中，两个u形裸片附接晶垫40可以90度配置彼此叠置地布置。
如先前所述，第一集成电路裸片30及第二集成电路裸片50可相同。然而，其它实施例可将两个不同集成电路裸片集成在单个封装中。所述两个集成电路装置可具有不同大小，其中较小裸片优选地布置于较大裸片的顶部上。
图2是说明根据本发明的教示用于制造堆叠式集成电路装置的实例方法100的流程图。方法100可包括以任何合适顺序执行的任何下列步骤。
步骤110可包含将第一ic裸片30附接到具有暴露裸片附接垫24的衬底20。可使用裸片附接材料32(例如，如上所述，导电膜及/或膏)附接第一ic裸片30。
步骤112可包含将来自第一ic裸片30的引线连接到所述衬底上的引线。在一些实施例中，此可包含线接合。
步骤114可包含将外部裸片附接晶垫40连接到衬底20。外部裸片附接晶垫40可在所述第一裸片上方延伸。可使用裸片附接材料42(例如，如上所述，导电膜及/或膏)附接外部裸片附接晶垫40。
步骤116可包含将第二ic裸片50附接到外部裸片附接晶垫40。可使用裸片附接材料52(例如，导电膏及/或膜)附接第二ic裸片50。在包含此步骤的实施例中，将第二ic裸片50连接到外部裸片附接晶垫40可针对第二ic裸片50提供到接地(在衬底上)的背面连接。
步骤118可包含将来自第二ic裸片50的引线连接到衬底20的引线。在一些实施例中，此步骤可包含线接合。
方法100可包含在半导体及/或ic装置的制造中的已知的任何加工过程。举例来说，例如模制、标记及单切的线组装过程的标准端可在步骤118之后。
如关于图1描述，第一裸片30及第二裸片50可包括匹配集成电路装置。根据本发明的教示，匹配ic装置可具有相似占据面积及/或功能等。举例来说，在一些实施例中，在重新设计ic电路或再加工制造过程的负担下，第一裸片及第二裸片都是4通道脉冲发生器，从而在先前固持单个4通道脉冲发生器的相同占据面积内提供8通道脉冲发生器的功能。