制造半导体装置的方法与流程

相关申请的交叉引用

本申请要求于2016年1月11日在韩国知识产权局提交的韩国专利申请no.10-2016-0003326的优先权，该申请的公开以引用方式全文并入本文中。

本公开一般涉及制造半导体装置的方法，并且更具体地说，涉及制造包括线形结构的半导体装置的方法。

背景技术：

由于半导体装置的小尺寸、执行多功能的能力和/或低制造成本，半导体装置被广泛用作电子工业中的重要元件。然而，随着电子工业的发展，半导体装置变得越来越高度集成，并且会出现许多技术问题。例如，随着半导体装置的集成密度增大，在半导体装置中形成细微元件会变得困难。

技术实现要素：

本发明构思的一些实施例提供了一种制造高度可靠并高度集成的半导体装置的方法。

根据本发明构思的一些实施例，一种制造半导体装置的方法可包括：在包括单元区和外围区的衬底上形成蚀刻目标层并且在蚀刻目标层上形成第一图案和本体图案。第一图案可形成在单元区上，并且可具有第一宽度，并且本体图案可形成在外围区上。所述方法还可包括：在所述第一图案和所述本体图案上共形地形成间隔件层并且形成第一掩模图案以覆盖单元区上的间隔件层并暴露出外围区上的间隔件层；利用第一掩模图案作为蚀刻掩模蚀刻外围区上的间隔件层和本体图案，以在外围区上形成第二图案；在所述第一图案和所述第二图案上形成第一层；蚀刻第一层和间隔件层直至暴露出所述第一图案和所述第二图案的顶表面，以在单元区上形成多个第三图案和间隔件；以及各向异性地蚀刻所述间隔件，以形成暴露出所述第一图案和所述第三图案的侧表面的开口。

根据本发明构思的一些实施例，一种制造半导体装置的方法可包括：在包括单元区和外围区的衬底上形成蚀刻目标层并且在单元区上形成第一图案。所述第一图案中的每一个可具有第一宽度并且可包括延伸至外围区的至少一部分上的一部分。所述方法还可包括：在所述第一图案上共形地形成具有第一厚度的间隔件层；形成第一掩模图案以覆盖单元区并暴露出外围区；利用第一掩模图案作为蚀刻掩模蚀刻外围区上的间隔件层，以形成具有小于第一厚度的第二厚度的外围间隔件层；在位于单元区上的间隔件层和外围间隔件层上形成第一层；抛光第一层、单元区上的间隔件层和外围间隔件层，以暴露出所述第一图案，以形成单元间隔件、外围间隔件和第二图案；以及各向异性地蚀刻单元间隔件和外围间隔件。

根据本发明构思的一些实施例，一种形成半导体装置的方法可包括：在衬底上形成底层；在底层上形成多个第一掩模和多个第二掩模；以及沿着所述多个第一掩模的表面形成间隔件层。所述间隔件层可在所述多个第一掩模中的各个第一掩模之间限定多个凹槽。所述方法还可包括：在所述多个第一掩模和所述多个第二掩模上形成第一掩模层。第一掩模层可形成在所述多个凹槽中，并且可形成在所述多个第二掩模中的各个第二掩模之间的空间中，并且第一掩模层可接触所述多个第二掩模的侧部。所述方法还可包括：通过蚀刻第一掩模层和间隔件层直至暴露出所述多个第一掩模的上表面和所述多个第二掩模的上表面，在所述多个凹槽中的各个凹槽中形成多个第三掩模，在所述空间中的各个空间中形成多个第四掩模，并且形成多个间隔件；蚀刻所述多个间隔件直至暴露出底层；以及在蚀刻所述多个间隔件之后，利用所述多个第一掩模、所述多个第二掩模、所述多个第三掩模和所述多个第四掩模作为蚀刻掩模来蚀刻底层。

附图说明

通过以下结合附图的描述，将更加清楚地理解示例实施例。附图表示非限制性示例实施例。

图1至图9是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视图。

图10是示出根据本发明构思的一些实施例的半导体装置的平面图。

图11至图16是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视图。

应该注意，这些附图旨在示出在示例实施例中利用的方法、结构和/或材料的一般特征并对下面提供的书面说明进行补充。然而，这些附图不一定按照比例，并且可不准确反映任何给出的实施例的准确结构或性能特征，并且不应解释为限定或限制通过示例实施例涵盖的值的范围或特性。例如，为了清楚，可缩小或夸大层、区和/或结构性元件的相对厚度和定位。在各个附图中使用相似或相同的附图标记旨在指示存在相似或相同的元件或特征。

具体实施方式

图1至图9是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视图。

参照图1，可在衬底100上形成蚀刻目标层105。衬底100可包括其上设有存储器单元的单元区cr和其上设有逻辑电路的外围区pr。

可在蚀刻目标层105上按次序形成第一层110、蚀刻停止层115、第二层120和抛光停止层125。第一层110和第二层120可由相同材料形成或包括相同材料。例如，第一层110和第二层120可包括旋涂硬掩模(soh)材料。蚀刻停止层115和抛光停止层125中的每一个可包括相对于第一层110和第二层120具有蚀刻选择性的材料。蚀刻停止层115和抛光停止层125中的每一个可包括在工艺条件下蚀刻率与第一层110和第二层120的蚀刻率不同的材料。例如，蚀刻停止层115和抛光停止层125可由氮氧化硅形成或包括氮氧化硅。在一些实施例中，可省略形成第一层110。应该理解，可将蚀刻目标层105、第一层110和蚀刻停止层115称作底层。

参照图2，可在抛光停止层125上形成第一掩模图案127，并且可利用第一掩模图案127作为蚀刻掩模按次序蚀刻抛光停止层125和第二层120。各个第一掩模图案127中的一些可形成在单元区cr上，并且形成在单元区cr上的第一掩模图案127中的每一个可具有线形结构并且可在特定方向上延伸，所述线形结构具有第一宽度wt1。第一掩模图案127中的相邻的两个可彼此间隔开第一距离dt1，这里，第一距离dt1可为第一宽度wt1的约三倍。各个第一掩模图案127之一可形成在外围区pr上，以覆盖抛光停止层125。

作为蚀刻处理的结果，可在单元区cr上形成第一图案130。第一图案130中的每一个可具有这样的结构，其中按次序堆叠有第二层120的一部分和抛光停止层125的一部分。第一图案130中的每一个可具有第一宽度wt1，并且第一图案130中的相邻的两个可彼此间隔开第一距离dt1。在外围区pr上，第二层120和抛光停止层125可构成本体图案133，当执行蚀刻处理以形成第一图案130时未对本体图案133进行蚀刻。应该理解，由于通过后续处理对本体图案133进行蚀刻，因此本体图案133可称作初级图案。

在蚀刻处理之后，可去除第一掩模图案127。

参照图3，可在衬底100的单元区cr和外围区pr上共形地形成间隔件层135。间隔件层135可很薄以致无法完全填充单元区cr上的各第一图案130之间的间隙区。在一些实施例中，间隔件层135可沿着第一图案130的表面形成，并且可具有基本均匀的厚度，如图3所示。

间隔件层135可与第一图案130一起用于通过双图案化技术(dpt)形成精细的线-间隔结构。在一些实施例中，间隔件层135可形成为具有基本上等于第一宽度wt1的宽度th，如图3所示。

间隔件层135可包括相对于第一图案130和蚀刻停止层115具有蚀刻选择性的材料。间隔件层135可包括在工艺条件下蚀刻率与第一图案130和蚀刻停止层115的蚀刻率不同的材料。例如，间隔件层135可由二氧化硅形成或包括二氧化硅。

参照图4，第二掩模图案140可形成为完全覆盖单元区cr并且部分暴露出外围区pr上的间隔件层135。在一些实施例中，第二掩模图案140可包括在工艺条件下可与第二层120按照基本相同的蚀刻率蚀刻的材料。例如，第二掩模图案140可包括与第二层120基本相同的材料。例如，第二掩模图案140可由soh或光致抗蚀剂材料形成或者包括soh或光致抗蚀剂材料。

参照图5，可利用第二掩模图案140作为蚀刻掩模对通过外围区pr上的第二掩模图案140暴露的间隔件层135和本体图案133进行蚀刻，以形成第二图案145。第二图案145中的每一个可具有这样的结构，其中按次序堆叠有第二层120的一部分、抛光停止层125的一部分和间隔件层135的一部分。第二图案145中的每一个可具有大于第一宽度wt1的第二宽度wt2。各第二图案145之间的距离可大于第一宽度wt1。间隔件层135可在第一图案130中的相邻的两个之间限定凹槽，如图5所示。

在一些实施例中，就材料或蚀刻率而言，第二掩模图案140可与本体图案133的第二层120基本相同。因此，在蚀刻本体图案133的第二层120的过程中可去除第二掩模图案140。因此，可不必执行去除第二掩模图案140的额外处理。在一些实施例中，第二掩模图案140可在蚀刻本体图案133的第二层120之后保留下来，并且可执行去除第二掩模图案140的处理。

参照图6，第三层150可形成为覆盖单元区cr上的第一图案130和间隔件层135和外围区pr上的第二图案145。在一些实施例中，第三层150可形成为完全覆盖单元区cr和外围区pr。在一些实施例中，第三层150可形成在由间隔件层135限定的凹槽和第二图案145中的相邻的两个之间的空间中，如图6所示。第三层150可接触第二图案145的侧部。

在一些实施例中，第三层150可由与第一图案130和第二图案145的第二层120基本相同的材料形成或包括基本相同的材料。例如，第三层150可由soh材料形成或包括soh材料。

参照图7，可去除第三层150和间隔件层135以暴露出第一图案130和第二图案145的顶表面。在一些实施例中，可通过抛光第三层150和间隔件层135来去除第三层150和间隔件层135。可利用回蚀处理执行第三层150和间隔件层135的抛光。这里，第一图案130和第二图案145中的每一个的抛光停止层125可防止过度地执行抛光处理。

作为抛光处理的结果，可在单元区cr上形成单元间隔件135c和第三图案155，并且可在外围区pr上形成第四图案160。分别地，单元间隔件135c可在各个第一图案130之间形成为具有“u”形截面，第三图案155可形成为填充单元间隔件135c的内部空间，并且第四图案160可形成为填充第二图案145之间的间隙区。第二图案145和第四图案160可由基本相同的材料形成或包括基本相同的材料。

如发明人所认识到的那样，如果省略如图4和图5所示的蚀刻外围区pr上的本体图案133以形成第二图案145的步骤，则分别形成在单元区cr和外围区pr上的第三层150的那些部分之间的厚度会存在差异，或者分别形成在单元区cr和外围区pr上的第三层150的那些部分的最上面的表面会处于不同水平。例如，单元区cr上的第三层150的厚度会小于外围区pr上的第三层150的厚度，这是因为在外围区pr中，第三层150形成为仅覆盖本体图案133，而在包括第一图案130的单元区cr中，第三层150形成为不仅填充第一图案130之间的间隙区，而且还覆盖第一图案130。如果在该结构上执行抛光处理，则单元区cr与外围区pr之间的第三层150的最上面的表面的厚度或水平的差异会导致在抛光处理中出现困难。根据本发明构思的一些实施例，由于蚀刻本体图案133以形成第二图案145，因此在单元区cr和外围区pr上第三层150可具有相同厚度，因此可容易地执行抛光处理。

然后，可去除抛光停止层125。因此，可形成第一图案130和第二图案145中的每一个。

参照图8，可去除(例如，各向异性地蚀刻)单元间隔件135c以形成暴露出第一图案130和第三图案155的侧表面并且部分地暴露出蚀刻停止层115的顶表面的开口op。蚀刻停止层115可防止单元对间隔件135c的各向异性蚀刻处理进一步进行。

作为蚀刻处理的结果，可在第三图案155下方分别保留单元间隔件135c的一些部分。第三图案155中的每一个可具有第三宽度wt3，其可与第一宽度wt1基本相同。另外，开口op中的每一个的宽度可与第一宽度wt1基本相同。在一些实施例中，蚀刻停止层115的形成在外围区pr上的一部分可被第二图案145和第四图案160完全覆盖，如图8所示。

参照图9，可利用第一图案130和第三图案155作为蚀刻掩模来对蚀刻停止层115、第一层110和蚀刻目标层105进行蚀刻，以形成具有第一宽度wt1的目标图案165。目标图案165可形成在单元区cr上，以具有线-间隔结构。在一些实施例中，目标图案165中的相邻的两个可形成为彼此间隔开基本上等于第一宽度wt1的距离。

下文中，将参照图10至图16描述制造半导体装置的方法。

图11至图16是示出根据本发明构思的一些实施例的制造半导体装置的方法的剖视图。图10是将通过图11至图16所示的方法制造的半导体装置的平面图。这里，图11至图16中的剖视图中的每一个示出了沿着图10的线i-i'和线ii-ii'截取的截面。

参照图10和图11，可在衬底200上形成蚀刻目标层205。衬底200可包括其上设有存储器单元的单元区cr和其上设有逻辑电路的外围区pr。

可在蚀刻目标层205上按次序形成第一层210、蚀刻停止层215、第二层220和抛光停止层225。第一层210和第二层220可由相同材料形成或包括相同材料。例如，第一层210和第二层220可由soh材料形成或包括soh材料。蚀刻停止层215和抛光停止层225中的每一个可包括相对于第一层210和第二层220具有蚀刻选择性的材料。蚀刻停止层215和抛光停止层225中的每一个可包括在工艺条件下蚀刻率与第一层210和第二层220的蚀刻率不同的材料。例如，蚀刻停止层215和抛光停止层225可包括氮氧化硅。在一些实施例中，可省略形成第一层210。

可在抛光停止层225上形成第一掩模图案(未示出)，并且可利用第一掩模图案作为蚀刻掩模按次序蚀刻抛光停止层225和第二层220。第一掩模图案中的每一个可形成为具有与单元区cr交叉并且从单元区cr延伸至外围区pr的线形结构。第一掩模图案可彼此间隔开约为第一宽度wt1的三倍的距离，并且第一掩模图案中的每一个可具有第一宽度wt1。第一掩模图案可形成为覆盖形成在外围区pr上的抛光停止层225的一部分。外围区pr的一部分可被第一掩模图案覆盖，并且外围区pr靠近单元区cr的一部分可通过第一掩模图案暴露出来。

作为蚀刻处理的结果，第一图案230可形成在单元区cr上。第一图案230中的每一个可从单元区cr延伸至外围区pr的至少一部分上。第一图案230中的每一个可具有这样的结构，其中按次序堆叠有第二层220的一部分和抛光停止层225的一部分。第一图案230中的每一个可具有第一宽度wt1，并且第一图案230中的相邻的两个可彼此间隔开可约为第一宽度wt1的三倍的距离dt，如图11所示。在外围区pr的除靠近第一图案230的暴露的区以外上，第二层220和抛光停止层225可构成本体图案235，通过蚀刻处理不对本体图案235进行蚀刻。

间隔件层240可形成为共形地覆盖衬底200的单元区cr和外围区pr。间隔件层240可很薄以致无法完全填充单元区cr的各第一图案230之间的间隙区。例如，间隔件层240可形成为具有与第一宽度wt1基本相同的第一厚度th1。间隔件层240可包括相对于第一图案230和蚀刻停止层215具有蚀刻选择性的材料。间隔件层240可包括在工艺条件下蚀刻率与第一图案230和蚀刻停止层215的蚀刻率不同的材料。间隔件层240可由例如二氧化硅形成或包括例如二氧化硅。

参照图12，第二掩模图案245可形成为覆盖单元区cr并且暴露外围区pr。第二掩模图案245可包括相对于间隔件层240具有蚀刻选择性的材料。第二掩模图案245可包括在工艺条件下蚀刻率与间隔件层240的蚀刻率不同的材料。第二掩模图案245可由光致抗蚀剂或soh材料形成或者包括光致抗蚀剂或soh材料。

在一些实施例中，第二掩模图案245可形成为暴露出第一图案230的在外围区pr上延伸的一些部分并且暴露出外围区pr上的本体图案235。可利用第二掩模图案245作为蚀刻掩模部分地蚀刻外围区pr上的间隔件层240。可按照湿法蚀刻方式执行所述蚀刻处理。作为蚀刻处理的结果，单元区cr上的间隔件层240可具有第一厚度th1，外围区pr上的间隔件层240可具有小于第一厚度th1的第二厚度th2。为了清楚起见，形成在单元区cr上的间隔件层240将称作“单元间隔件层240c”，形成在外围区pr上的间隔件层240将称作“外围间隔件层240p”。单元间隔件层240c可具有第一厚度th1，外围间隔件层240p可具有第二厚度th2。

在蚀刻处理之后，可去除第二掩模图案245。在一些实施例中，可通过灰化处理和/或剥除处理去除第二掩模图案245。

参照图13，可在单元间隔件层240c和外围间隔件层240p上形成第三层250。第三层250可由与第二层220基本相同的材料形成或包括基本相同的材料。例如，第三层250可由soh材料形成或包括soh材料。

在单元区cr上，第三层250可形成为不仅填充第一图案230之间的间隙区而且还覆盖第一图案230，因此，单元区cr上的第三层250可具有位于第一水平lv1的顶表面。相似地，在外围区pr的包括第一图案230的一部分上或附近，第三层250可形成为具有位于第一水平lv1的顶表面。然而，在外围区pr的其余区上，因为第三层250形成在本体图案235上，所以第三层250的顶表面可位于高于第一水平lv1的第二水平lv2。

参照图14，可对第三层250执行蚀刻处理(例如，抛光处理)以暴露出第一图案230的顶表面。在一些实施例中，可利用回蚀处理执行抛光处理。这里，第一图案230中的每一个的抛光停止层225可防止过度地执行抛光处理。

作为抛光处理的结果，可在单元区cr上形成单元间隔件255c和第二图案260。单元间隔件255c可形成在各第一图案230之间，以具有“u”形截面，第二图案260可形成为填充单元间隔件255的内部空间，如图14所示。第二图案260中的每一个可具有第二宽度wt2'。在一些实施例中，第二宽度wt2'可与第一宽度wt1基本相同。

作为抛光处理的结果，在外围区pr上，分别地，具有“u”形截面的外围间隔件255p可形成在从单元区cr延伸的各第一图案230之间，并且第三图案265可形成为填充外围间隔件255p的内部空间。第三图案265中的每一个可具有第三宽度wt3'。在一些实施例中，第三宽度wt3'可大于第一宽度wt1。由于如上所述外围间隔件255p的厚度th2可小于单元间隔件255c的厚度，因此外围间隔件255p中的每一个的内部空间的宽度可大于单元间隔件255c中的每一个的内部空间的宽度。因此，第三宽度wt3'和第一宽度wt1之间可存在差异。另外，本体图案235可保留在外围区pr上。

如上所述，第三层250可在单元区cr和外围区pr中形成为具有位于不同水平的顶表面。在一些实施例中，第三层250的第一水平lv1可用作用于抛光处理的基准水平。在这种情况下，第三层250可部分地保留在外围区pr的其上未设置第一图案230的一部分上，但是可从外围区pr的邻近于单元区cr的其它部分去除第三层250。因此，可在单元区cr上形成将在后续处理中使用的第二图案260。

在抛光处理之后，可去除抛光停止层225。因此，第一图案230中的每一个可由第二层形成。

参照图15，可蚀刻单元间隔件255c和外围间隔件255p。例如，可通过各向异性蚀刻处理来蚀刻单元间隔件255c和外围间隔件255p。由于单元间隔件255c具有大于外围间隔件255p的第二厚度th2的第一厚度th1，因此在通过蚀刻处理对第一图案230之间的单元间隔件255c进行蚀刻的同时，可不充分地对外围间隔件255p进行蚀刻，如图15所示。因此，在单元区cr上可形成开口，以暴露出第一图案230和第二图案260的侧表面和蚀刻停止层215的一些部分。然而，外围区pr上的蚀刻停止层215会由于外围间隔件255p的其余部分而不被暴露出来。

在一些实施例中，在蚀刻处理之后，可在第二图案260下方分别保留单元区cr上的单元间隔件255c的一些部分，并且外围区pr上的外围间隔件255p可保留以分别覆盖第三图案265的底表面和侧表面。如图15所示，外围间隔件255p的其余部分中的每一个可具有“u”形结构。

参照图16，可利用第一图案230和第二图案260作为蚀刻掩模按次序对蚀刻停止层215、第一层210和蚀刻目标层205进行蚀刻，以在衬底200上形成目标图案270。

在一些实施例中，第一图案230和第二图案260可由与第一层210基本相同的材料形成或包括基本相同的材料。因此，在对蚀刻停止层215进行蚀刻之后，例如，可通过蚀刻第一层210的处理蚀刻第一图案230和第二图案260。因此，可省略去除第一图案230和第二图案260的额外处理。在一些实施例中，在形成目标图案270之后可保留第一图案230和第二图案260，并且还可执行去除第一图案230和第二图案260的处理。

如果第一层210的蚀刻完成，则可暴露出单元区cr上的蚀刻目标层205。在这种情况下，可利用第一层210作为蚀刻掩模来对蚀刻目标层205进行蚀刻，结果，可在单元区cr上形成目标图案270。

目标图案270中的每一个可具有第一宽度wt1，并且目标图案270中的相邻的两个可彼此间隔开第一宽度wt1。在一些实施例中，目标图案270可形成为具有线-间隔结构。

通过根据本发明构思的一些实施例的方法形成的线-间隔图案可用于实现半导体装置中的各种元件。例如，所述方法可用于形成有源图案、器件隔离图案、字线、位线、互连线和/或接触插塞。但是本发明构思可不限于此。例如，根据本发明构思的方法可用于实现针对任何半导体装置的线-间隔结构。

根据本发明构思的一些实施例，可蚀刻外围区上的本体图案以允许形成在本体图案上的层在单元区和外围区上具有相同顶部水平。这样，可有效地和容易地执行后续抛光处理。

在一些实施例中，单元区上的线图案可从单元区延伸至外围区的一部分上。因此，当一层形成为覆盖单元区和外围区时，形成在外围区的该部分上的层可形成为与形成在单元区上的层具有相同顶部水平。这样，尤其是在单元区上，可有效地和容易地执行后续抛光处理。

虽然已经示出和描述了本发明构思的一些实施例，但是本领域普通技术人员之一应该理解，在不脱离本发明构思的精神和范围的情况下，可在其中做出改变。以上公开的主题内容应该理解为是示出性而非限制性的，并且权利要求旨在覆盖落入本发明构思的真实精神和范围内的所有这种修改、改进和其它实施例。因此，在法律的最大允许情况下，所述范围由权利要求及其等同物的最宽允许解释来确定，而非由以上具体实施方式局限或限制。