半导体器件的刻蚀方法与流程

本发明提供一个半导体器件的制造方法，尤其涉及一种半导体器件的刻蚀方法。

背景技术：

在现在大规模集成电路制造中，等离子体干法刻蚀是用于图形转移的基本工艺。常用于在半导体器件层中形成所需的图形，例如顶层金属的刻蚀。在刻蚀中通常需要先采用光刻的方法在待刻蚀的金属层上形成一层掩膜图形，用来保护要保留的金属图形，光刻(photoetching or lithography)是通过一系列生产步骤，将晶片表面薄膜的特定部分除去的工艺。在此之后，晶片表面会留下带有微图形结构的薄膜。通过光刻工艺过程，最终在晶片上保留的是特征图形部分。

光刻形成掩膜图形的标准工艺方法是：首先在金属层上形成光刻胶图层；然后进行软烘(Soft Baking)目的是除去溶剂，增强黏附性，释放光刻胶膜内的应力，防止光刻胶玷污设备；如图1所示，接着边缘光刻胶的去除，光刻胶涂覆后，在硅片边缘的正反两面都会有光刻胶的堆积，边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形，所以需要去除，化学的方法(EBR)是用PGMEA或EGMEA去边溶剂，喷出少量在正反面边缘处，例如距硅片边缘d1距离处，并小心控制不要到达光刻胶有效区域，然后会再结合光学方法，即硅片边缘曝光(WEE，Wafer Edge Exposure)，在完成图形的曝光后，用激光曝光硅片边缘，例如距离硅片边缘d2距离处，然后在显影或特殊溶剂中溶解，通常d2小于或等于d1；最后在进行剩余的对准(Alignment)、曝光(Exposure)、烘焙、显影、硬烘焙最终完成掩膜图形，利用掩膜图形的掩蔽，从而刻蚀形成金属图形。

在厚的顶层金属的芯片制造过程中，在焊垫(passivation)干法刻蚀工艺过程时，由于金属和氧化层都比较厚，例如分别为等离子体刻蚀时间比较长，例如50s～500s，在晶片的边缘容易发生通孔结构长时间暴露在等离子体中，该通孔结构和周边电路容易形成强电压差，从而导致发生刻蚀穿通的问题。

技术实现要素：

为解决上述技术问题，本发明提供了一种半导体器件的刻蚀方法，改善了晶片边缘的通孔被刻蚀穿通的问题，提高了半导体器件的可靠性。

本发明提供了一种半导体器件的刻蚀方法，包括步骤：

S10，提供圆形半导体晶片，其包括半导体衬底，位于半导体衬底上的半导体器件层，半导体器件层上的金属层，所述半导体器件层包括位于晶片边缘的通孔结构；

S20，在所述金属层上涂覆光刻胶层；

S30，利用EBR方法去除所述半导体晶片边缘的光刻胶，使得所述位于晶片边缘的通孔被光刻胶所覆盖；

S40，进行曝光、显影，形成光刻胶图形；

S50，利用所述光刻胶图形作为掩膜层刻蚀金属层，形成金属图形。

优选的，所述金属层的厚度为

优选的，所述半导体器件层和金属层之间还包括氧化层，所述氧化层的厚度为

优选的，所述刻蚀为等离子体刻蚀，时间为20s～500s。

优选的，所述去除所述半导体晶片边缘的光刻胶步骤还包括在所述EBR步骤之后执行WEE步骤。

优选的，所述WEE步骤距离晶片边缘的距离小于EBR步骤距离晶片边缘的距离。

优选的，所述在形成通孔的工艺过程中具有通孔材料的残留。

优选的，所述光刻胶图形在晶片边缘区域为向边缘过度的斜坡形。

优选的，所述EBR步骤，光刻胶图形到晶片边缘的距离为0.5mm～5.0mm。

优选的，晶片边缘光刻胶图形的厚度为0.4μm～20μm。

本发明的与现有技术相比，优点在于：

通过在边缘光刻胶的去除步骤中进行改进，调整硅片边缘曝光(WEE，Wafer Edge Exposure)步骤中距离晶片边缘的距离，使得硅片边缘曝光(WEE，Wafer Edge Exposure)步骤中光刻胶图层仍然覆盖晶片边缘的悬浮结构，从而保护晶片边缘的悬浮结构中的通孔不会被刻蚀穿通，另外也可以取消WEE步骤，达到同样的目的，从而改善了晶片边缘的通孔被刻蚀穿通的问题，提高了半导体器件的可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

图1为传统的半导体光刻方法的示意图；

图2为本发明的半导体光刻方法的流程图；

图3～图4为本发明的半导体光刻方法的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

发明人在研究中发现，在厚的顶层金属的芯片制造过程中，在焊垫(passivation)干法刻蚀工艺过程时，由于金属和氧化层都比较厚，等离子体刻蚀时间比较长(50s～500s)，在晶片的边缘容易发生悬浮的通孔结构长时间暴露在等离子体中，该悬浮通孔结构和周边电路容易形成强电压差，从而导致发生穿通的问题，由于此问题多发于悬浮结构的悬浮通孔中，由此发明人想到利用光刻胶保护晶片边缘的通孔，也就是覆盖悬浮结构，从而使得通孔不会在光刻刻蚀的过程中被穿，从而大大提高了器件的可靠性。

图2为本发明的半导体光刻方法的流程图；图3～图4为本发明的半导体光刻方法的示意图。下面结合附图2～4对本发明的实施例进行详细说明，在本实施例中半导体光刻方法包括步骤：

S10，提供圆形半导体晶片，其包括半导体衬底，位于半导体衬底上的半导体器件层，半导体器件层上的金属层，所述半导体器件层包括位于晶片边缘的悬浮通孔结构；

S20，在所述金属层上涂覆光刻胶层；

S30，利用EBR方法去除所述半导体晶片边缘的光刻胶，使得所述位于晶片边缘的悬浮通孔被光刻胶所覆盖；

S40，进行曝光、显影，形成光刻胶图形；

S50，利用所述光刻胶图形作为掩膜层刻蚀金属层，形成金属图形。

首先执行步骤S10，参考图3，提供圆形半导体晶片100，所述半导体晶片包括半导体衬底105，所述半导体衬底105的材料可以为单晶硅，多晶硅或者硅化合物，也可以为砷化镓或氮化镓等化合物，在本实施例中，优选的半导体衬底105为单晶硅。在半导体衬底105的上具有半导体器件层110，所述半导体器件层110可以为采用本领域所熟知的掺杂或者离子注入等工艺方法形成；所述半导体器件层110包括位于晶片边缘的悬浮结构115，例如位于微机械结构(MEMS)，在所述悬浮结构115上具有通孔118，半导体器件层110上形成有金属层120。

优选的，在本实施例中，所述金属层的厚度为例如可以为

优选的，在本实施例中，所述半导体器件层和金属层之间还包括氧化层，所述氧化层的厚度为例如可以为

在厚的顶层金属的芯片制造过程中，在焊垫(passivation)干法刻蚀工艺过程时，由于金属和氧化层都比较厚，等离子体刻蚀时间比较长20s～500s，因此在晶片的边缘容易发生悬浮的通孔结构长时间暴露在等离子体中，该悬浮通孔结构和周边电路容易形成强电压差，从而导致发生穿通的问题。

接着，参考图4，执行步骤S20，在所述金属层上涂覆光刻胶层130；

在本实施例中，优选的旋转涂胶，具体的，可以采用静态涂胶，硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂；除此也可以采用动态涂胶，在本实施例中采用的动态涂胶，例如低速旋转(500rpm_rotation per minute)、滴胶、加速旋转(3000rpm)、甩胶、挥发溶剂。

一般旋涂光刻胶的厚度与曝光的光源波长有关，因为不同级别的曝光波长对应不同的光刻胶种类和分辨率，例如在本实施例中采用KrF的厚度约0.4μm～0.9μm；以及ArF的厚度约0.2μm～0.5μm。或者晶片边缘光刻胶图形的厚度为0.4μm～20μm。

在本实施例中优选的，在涂胶步骤之前还可以包括步骤：

硅片清洗烘干，除去表面的污染物；

涂底，使表面具有疏水性，增强基底表面与光刻胶的黏附性。

在涂胶步骤之后还可以包括步骤：

软烘，除去溶剂，增强黏附性，释放光刻胶膜内的应力，防止光刻胶玷污设备。

接着，继续参考图4，执行步骤S30，利用化学的方法进行边缘光刻胶的去除(EBR方法)去除所述半导体晶片边缘的光刻胶，使得所述位于晶片边缘的悬浮结构被光刻胶所覆盖，即悬浮结构中的悬浮通孔也被光刻胶层130所覆盖；

光刻胶涂覆后，在硅片边缘的正反两面都会有光刻胶的堆积。边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形。所以需要去除，去除方法包括一种是化学的方法EBR(Chemical EBR)，通常是软烘后，用PGMEA或EGMEA去边溶剂，喷出少量在正反面边缘处，并小心控制不要到达光刻胶有效区域；第二种是光学方法WEE(Wafer Edge Exposure)。在完成图形的曝光后，用激光曝光硅片边缘，然后在显影或特殊溶剂中溶解。

在传统方法中，是使用EBR+WEE。EBR是为了去除wafer边缘多余的光刻胶，误差范围0-0.6mm，而WEE是使用曝光的方法，相比EBR更加精确，在EBR之后进一步精确去除晶片边缘的光刻胶，误差范围0-0.1mm。传统工艺中，WEE步骤距晶片边缘距离d2，大于或者等于EBR步骤距晶片边缘距离d1。所述EBR步骤，光刻胶图形到晶片边缘的距离为0.5mm～5.0mm。

在本发明中，WEE步骤距晶片边缘距离y小于EBR步骤距晶片边缘距离x，由于EBR是旋转的过程，所以晶片边缘的的光刻胶形状表现为向晶片边缘递减的一个斜坡。该斜坡的光刻胶层130能够保护住边缘的悬浮结构，以避免边缘悬浮结构暴露在等离子体中，从而避免其暴露在等离子体中，即避免悬浮结构中的悬浮通孔暴露在等离子体中，进而避免悬浮结构上的通孔穿通的发生。

在本发明的另一个优选实施例中，所述光刻胶可以为其他不污染光刻机的材料，例如非晶碳，这样在EBR步骤之后晶片边缘的光刻胶不会污染光刻机，从而，可以省略WEE步骤，只使用EBR步骤。

接着，执行步骤S40，进行曝光、显影，形成光刻胶图形(未图示)；

曝光，例如在本实施例中为投影式曝光，在掩膜板与光刻胶之间使用透镜聚集光实现曝光。例如：0.18μm的CMOS扫描步进光刻工艺。光源为KrF氟化氪或DUV；

显影，根据光刻胶的正负性，去除已经曝光的部分光刻胶图形，或者未曝光的光刻胶图形，从而形成掩模图形。

在本实施例中还可以包括：

对准，保证图形与硅片上已经存在的图形之间的对准。

后烘，减少驻波效应，激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影液。

硬烘，完全蒸发掉光刻胶里面的溶剂，坚膜，以提高光刻胶在离子注入或刻蚀中保护下表面的能力。

接着，执行步骤S50，利用所述光刻胶图形作为掩膜层刻蚀金属层，形成金属图形(未图示)。

在本实施例中是采用等离子体刻蚀，由于在本实施例中所述金属层较厚，因此采用的刻蚀时间较长为：20s～500s。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。