本发明涉及一种制作半导体元件的方法，特别是涉及一种提升对位标记辨识度的制作半导体元件的方法。
背景技术：
在半导体制作工艺中，为准确地将图案投射于晶片上所要位置，晶片在曝光前必须先对准。为对准晶片，晶片上必须形成有对位标记(alignmentmark)。一般对准对位标记是通过光学图像装置进行检测，因此对位标记的精确度与辨识度将影响对位的误差。通过自对准反转图案(self-alignedreversepattern,sarp)技术所形成的对位标记图案为环状沟槽。随着与对位标记同时制作的元件沟槽越来越小，对位标记的沟槽宽度也会越来越小，因此造成对位标记的辨识度降低。
技术实现要素：
本发明的目的之一在于提供一种制作半导体元件的方法，以提升对位标记的辨识度。
本发明的一实施例提供一种制作半导体元件的方法，包括下列步骤。首先，提供基底、设置于基底上的硬掩模层以及设置于硬掩模层上的第一掩模图案，且基底具有一元件区以及一切割道区。第一掩模图案包括多条条状元件图案以及多条条状对位图案，其中各条状元件图案分别沿着第一方向设置于元件区中，条状元件图案沿着第二方向依序排列，各条状对位图案分别沿着第一方向设置于切割道区中，条状对位图案沿着第二方向依序排列，任两相邻的条状元件图案之间具有第一间隙，任两相邻的条状对位图案之间具有第二间隙，且第二间隙的宽度大于第一间隙的宽度。接着，在第一掩模图案上均匀覆盖间隙壁层。然后，在第一间隙中的间隙壁层上形成第二掩模图案，第二掩模图案的上表面低于第一掩模图案的上表面。随后，对间隙壁层进行第一蚀刻制作工艺，移除位于第一掩模图案与第二掩模图案之间以及位于第二间隙中的间隙壁层，并暴露出硬掩模层。接下来，以第一掩模图案与第二掩模图案为掩模图案化硬掩模层，以形成硬掩模图案。接着，以硬掩模图案为掩模蚀刻基底，以于基底中形成多个第一沟槽以及多个第二沟槽，其中各第二沟槽的深度大于各第一沟槽的深度。
在本发明的制作半导体元件的方法中，当完全移除周边区内的掩模材料层时，第二间隙与第三间隙中的掩模材料层会被移除，且于第一间隙中留下上表面低于第一掩模图案的第二掩模图案，由此经过后续的图案转移制作工艺可于切割道区内的半导体基底形成深度较第三沟槽深的第四沟槽，进而可增加对位标记结构与第四沟槽的图像对比度，以提升光学辨识度。
附图说明
图1到图9绘示了本发明一实施例制作半导体元件的方法的示意图。
主要元件符号说明
102基底104硬掩模层
104a条状元件掩模104b条状对位掩模
104c周边掩模104p硬掩模图案
106半导体基底108氧化物层
108p氧化物图案110图案转移层
110p转移图案112第一掩模图案
112a条状元件图案112b条状对位图案
112c周边图案114有机层
114p有机图案116含硅层
116p含硅图案118光致抗蚀剂图案
120间隙壁层122掩模材料层
124第二掩模图案126区块
cr切割道区dr元件区
pr周边区d1第一方向
d2第二方向g1第一间隙
g2第二间隙g3第三间隙
g4第四间隙w1、w2、w3宽度
s1、s2、s3间距r1第一凹陷
r2第二凹陷r3第三凹陷
r4第四凹陷t1第一沟槽
t2第二沟槽t3第三沟槽
t4第四沟槽t5第五沟槽
t6第六沟槽am对位标记结构
f鳍状结构
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1到图9，图1到图9绘示了本发明一实施例制作半导体元件的方法，其中图3为本实施例的第一掩模图案的俯视示意图。首先，提供基底102、硬掩模层104与第一掩模图案112。硬掩模层104设置于基底102上，且第一掩模图案112设置于硬掩模层104上。具体而言，如图1所示，硬掩模层104先形成于基底102上。基底102至少具有元件区dr以及切割道区cr。元件区dr内的基底102上可用于形成主要元件，例如存储器单元。切割道区cr为完成元件区dr中的主要元件之后所进行切割并移除的区域，因此在尚未移除切割道区cr之前，切割道区cr内的基底102可形成有对位标记，以助于在进行不同图案化制作工艺时对准不同图案的相对位置。
在本实施例中，基底102可包括半导体基底106、氧化物层108以及图案转移层110，且氧化物层108与图案转移层110依序堆叠于半导体基底106上。半导体基底106可例如包括硅或可为硅外延层或硅覆绝缘(silicononinsulator)基底，但本发明不限于此。硬掩模层104用于将后续所形成的掩模图案转移至基底102中，并作为蚀刻停止层。举例而言，硬掩模层104可包括氮化硅。在本实施例中，除了元件区dr与切割道区cr之外，基底102还可具有周边区pr，且硬掩模层104覆盖元件区dr、切割道区cr以及周边区pr。
接着，如图2所示，在硬掩模层104上形成第一掩模图案112。在本实施例中，形成第一掩模图案112的方法可包括下列步骤：首先，如图1所示，在硬掩模层104上依序覆盖有机层114与含硅层116，其中有机层114可例如包括有机材料，含硅层可例如为含硅硬掩模底抗反射(silicon-containinghardmaskbottomanti-reflectivecoating，shb)层，可用以减少后续形成的光致抗蚀剂图案118与基底102之间的反射光；然后，在含硅层116上形成光致抗蚀剂图案118；接着，如图2所示，以光致抗蚀剂图案118为掩模，图案化含硅层116，以形成含硅图案116p；随后，以含硅图案116p为掩模，图案化有机层114，以形成有机图案114p，并移除光致抗蚀剂图案118，以形成第一掩模图案112。通过上述步骤，第一掩模图案112可与光致抗蚀剂图案116具有大致相同的图案，但本发明形成第一掩模图案112并不限于上述步骤。
如图3所示，本实施例的第一掩模图案112可包括多条条状元件图案112a、多条条状对位图案112b以及一周边图案112c。各条状元件图案112a分别沿着第一方向d1设置于元件区dr中，且条状元件图案112a沿着第二方向d2依序排列。各条状对位图案112b分别沿着第一方向d1设置于切割道区cr中，且条状对位图案112b沿着第二方向d2依序排列。任两相邻的条状元件图案112a之间具有一第一间隙g1，任两相邻的条状对位图案112b之间具有一第二间隙g2，且第二间隙g2的宽度w2大于第一间隙g1的宽度w1。举例而言，第二间隙g2的宽度w2大于第一间隙g1的宽度w1的20倍，其中第二间隙g2的宽度w2可例如为1微米，且第一间隙g1的宽度w1可例如为50纳米，或者第二间隙g2的宽度w2可大于第一间隙g1的宽度w1的50倍、100倍或500倍，但不限于此。进一步而言，本实施例的条状元件图案112a与条状对位图案112b可排列于第二方向d2上。最邻近条状对位图案112b的条状元件图案112a与最邻近条状元件图案112a的条状对位图案112b之间可选择性具有一第三间隙g3，且第三间隙g3的宽度w3也可以大于第一间隙g1的宽度w1的20倍，例如第三间隙g3的宽度w3可与第二间隙g2的宽度w2相同，但不限于此。
在形成第一掩模图案112之后，进行沉积制作工艺，在第一掩模图案112上均匀覆盖间隙壁层120。间隙壁层120可例如包括氧化硅，且此沉积制作工艺可例如为原子层沉积(atomiclayerdeposition,ald)制作工艺，但不限于此。由于间隙壁层120在未填满第一间隙g1、第二间隙g2与第三间隙g3的情况下均匀地(conformally)覆盖于硬掩模层104与第一掩模图案112上，因此间隙壁层120的厚度可至少小于第一间隙g1的宽度w1的二分之一。
在形成间隙壁层120之后，在第一间隙g1中的间隙壁层120上形成第二掩模图案124，其中第二掩模图案124的上表面低于第一掩模图案112的上表面。具体而言，形成第二掩模图案124的方法描述如下，但不以此为限。如图4所示，在形成间隙壁层120之后，在间隙壁层120上形成掩模材料层122。掩模材料层122可包括与间隙壁层120以及硬掩模层104具有高蚀刻选择比的材料，以助于在移除间隙壁层120以及硬掩模层104时作为掩模图案，例如可与有机层114由相同的有机材料所构成，但不限于此。在本实施例中，掩模材料层122填满第一间隙g1、第二间隙g2与第三间隙g3，且进一步覆盖第一掩模图案112。值得说明的是，由于第一间隙g1、第二间隙g2与第三间隙g3并未被间隙壁层120填满，因此形成于元件区dr与切割道区cr内的部分掩模材料层122的上表面并非为平整表面，而是具有波浪形状的表面。此外，由于第二间隙g2与第三间隙g3的宽度大于第一间隙g1的宽度的20倍，且周边区pr内并无间隙，因此所形成的掩模材料层120的上表面不仅在元件区dr与切割道区cr内有波浪形状之外，还会从周边区pr向切割道区cr倾斜，也就是说周边区pr内的掩模材料层120的上表面与第一掩模图案112的上表面之间的间距s1大于元件区dr内掩模材料层120的上表面与第一掩模图案112的上表面之间的间距s2，且元件区dr内的间距s2大于切割道区cr内掩模材料层122的上表面与第一掩模图案112的上表面之间的间距s3。随后，如图5所示，对掩模材料层122进行第二蚀刻制作工艺，移除位于第一掩模图案112上以及位于第二间隙g2与第三间隙g3中的掩模材料层122，以于各第一间隙g1中形成第二掩模图案124，且暴露出间隙壁层120。具体而言，第二蚀刻制作工艺是全面性进行蚀刻，且掩模材料层122上并未形成掩模图案。因此，第二蚀刻制作工艺会完全移除第二间隙g2与第三间隙g3中的掩模材料层122，且各第一间隙g1中留下的第二掩模图案124是覆盖各第一间隙g1的底部。值得说明的是，由于掩模材料层120在切割道区cr内的上表面低于元件区dr内的上表面，且第二间隙g2的宽度大于第一间隙g1的宽度至少20倍，因此在第二间隙g2中掩模材料层122的蚀刻速率会快于第一间隙g1中掩模材料层122的蚀刻速率，使得在完全移除周边区pr内的掩模材料层122之后，第二间隙g2与第三间隙g3中的掩模材料层122也会接着被移除，而于第一间隙g1中残留部分掩模材料层122，即所形成的第二掩模图案124。因此，第二掩模图案124可包括多个区块126，分别位于各第一间隙g1中，且各区块126的上表面会低于第一掩模图案112的上表面。此外，各区块126的宽度可通过间隙壁层120的宽度以及第一间隙g1的宽度w1来调整，例如可与各条状元件图案112a在第二方向d2上的宽度相同，以使后续于元件区dr内所形成鳍状结构的宽度彼此相同，但不以此为限。
如图6所示，接下来对间隙壁层120进行第一蚀刻制作工艺，移除暴露出的间隙壁层120，也就是位于第一掩模图案112与第二掩模图案124之间、位于第二间隙g2中以及位于第一掩模图案112上的间隙壁层120，以暴露出硬掩模层104。举例而言，第一蚀刻制作工艺可为各向异性蚀刻，以留下位于第二掩模图案124下的间隙壁层120。由于在第二间隙g2中间隙壁层120的蚀刻速率会快于第一间隙g1中间隙壁层120的蚀刻速率，因此对应各第二间隙g2的硬掩模层104会先被暴露出，使得第一蚀刻制作工艺会进一步蚀刻并移除部分被各第二间隙g2暴露出的硬掩模层104，进而于硬掩模层104上形成多个第一凹陷r1，分别对应各第二间隙g2。同理，对应第三间隙g3的硬掩模层104上也会形成一第三凹陷r3。
如图7所示，在第一蚀刻制作工艺之后，以第一掩模图案112与第二掩模图案124为掩模，图案化硬掩模层104，以形成硬掩模图案104p。由此，硬掩模图案104p可具有由第一掩模图案112与第二掩模图案124所构成的图案，以进一步将此图案转移至下方的基底102中。具体而言，硬掩模图案104p可具有多条条状元件掩模104a、多条条状对位掩模104b以及一周边掩模104c。任两相邻的条状元件掩模104b之间具有一第四间隙g4，且第四间隙g4的宽度可约略与间隙壁层120的厚度相同。此外，由于位于切割道区cr内的硬掩模层104中形成有第一凹陷r1，因此在图案化硬掩模层104时，图案转移层110的一部分上也会形成有多个第二凹陷r2，分别对应各第一凹陷r1。同理，对应第三凹陷r3的图案转移层110上也会形成一第四凹陷r4。
然后，如图8所示，以硬掩模图案104p为掩模，蚀刻基底102，以于基底102中形成多个第一沟槽t1以及多个第二沟槽t2。具体而言，此步骤包括以硬掩模图案104p为掩模，蚀刻图案转移层110与氧化物层108，使第一沟槽t1以及第二沟槽t2贯穿图案转移层110与氧化物层108，以分别形成一转移图案110p与一氧化物图案108p，并暴露出半导体基底106。其中，各第一沟槽t1是分别通过蚀刻对应各第四间隙g4的图案转移层110与氧化物层108所形成，且各第二沟槽t2是分别通过蚀刻对应各第二凹陷r2的图案转移层110与氧化物层108所形成。同理，此步骤还可包括于对应第三间隙g3的基底102中形成一第五沟槽t5。由于各第二沟槽t2与第五沟槽t5是通过蚀刻对应第二凹陷r2与第四凹陷r4的图案转移层110与其下方的氧化物层108，因此各第二沟槽t2的深度与第五沟槽t5的深度可大于各第一沟槽t1的深度。然后，移除硬掩模图案104p。
如图9所示，接着，进行第三蚀刻制作工艺，蚀刻暴露出的半导体基底106，以于半导体基底106中形成多个第三沟槽t3以及多个第四沟槽t4。第三沟槽t3位于元件区dr中，第四沟槽t4位于切割道区cr中，且各第四沟槽t4的深度大于各第三沟槽t3的深度。具体而言，半导体基底106可具有多条鳍状结构f位于元件区dr内以及多个对位标记结构am位于切割道区cr内。任两相邻鳍状结构之间具有第三沟槽t3，且任两相邻的对位标记结构am之间具有第四沟槽t4。在本实施例中，半导体基底106中还可形成有对应第五沟槽t5的第六沟槽t6位于第三沟槽t3与第四沟槽t4之间。此外，本实施例的第三蚀刻制作工艺可同时移除转移图案110p与氧化物图案108p。在另一实施例中，转移图案110p与氧化物图案108p也可于形成第三沟槽t3与第四沟槽t4之后才移除。
值得说明的是，由于形成于切割道区cr内的第四沟槽t4的深度可大于元件区dr内的第三沟槽t3的深度，因此位于切割道区cr内的对位标记结构am的上表面与第四沟槽t4底部之间的间距可大于鳍状结构f的上表面与第三沟槽t3底部之间的间距，进而可在光感应器检测半导体基底106的上表面时凸显对位标记结构am与第四沟槽t4的图像对比度，进而可提升光学辨识度。
综上所述，本发明在完全移除周边区内的掩模材料层时，将第二间隙与第三间隙中的掩模材料层移除，且于第一间隙中留下上表面低于第一掩模图案的第二掩模图案，由此经过后续的图案转移制作工艺可于切割道区内的半导体基底形成深度较第三沟槽深的第四沟槽，进而可增加对位标记结构与第四沟槽的图像对比度，以提升光学辨识度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。