本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管及其形成方法。
背景技术：
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小。半导体器件特征尺寸的减小对半导体器件的性能提出了更高的要求。
目前，金属-氧化物半导体场效应晶体管(mosfet)的尺寸正在不断变小。为了适应工艺节点的减小，mosfet场效应管的沟道长度也在逐渐缩短。沟道长度的缩短具有增加芯片的管芯密度、增加mosfet场效应管的开关速度等好处。
然而，沟道长度的缩短容易造成栅极对沟道控制能力变差的问题，从而使栅极电压夹断(pinchoff)沟道的难度也越来越大，进而引起亚阀值漏电现象，即出现短沟道效应(short-channeleffects，sce)。
因此，为了更好地适应器件尺寸按比例缩小的要求，半导体工艺逐渐从平面mosfet晶体管向具有更高功效的三维立体式晶体管(如鳍式场效应管)过渡。鳍式场效应管具有很好的沟道控制能力，可以减小短沟道效应。
现有技术鳍式场效应管存在电学性能不能满足半导体领域技术发展需求的问题。因此，如何提高鳍式场效应管的电学性能，成为亟需解决的问题。
技术实现要素：
本发明解决的问题是提供一种鳍式场效应管及其形成方法，提高鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；在所述鳍部露出的半导体衬底上形成第一隔离层，所述第一隔离层覆盖所述鳍部的部分侧壁，且所述第一隔离层顶部低于所述鳍部顶部；在所述第一隔离层露出的鳍部侧壁上形成保护层；在所述鳍部之间形成第二隔离层，所述第二隔离层覆盖所述第一隔离层的顶部以及所述保护层的侧壁；在形成所述第二隔离层之后，去除位于所述第二隔离层之间的部分厚度或全部厚度的鳍部，形成开口，且所述保护层位于所述开口侧壁上；对所述开口进行清洗处理；对所述开口进行清洗处理之后，形成填充满所述开口的沟道层，所述沟道层的材料与鳍部的材料不同；在形成所述沟道层之后，去除部分厚度的第二隔离层，使得剩余第二隔离层顶部高于所述沟道层底部；去除部分厚度的第二隔离层之后，去除剩余第二隔离层露出的保护层。
可选的，形成所述保护层的步骤包括：在所述第一隔离层上形成保护膜，且所述保护膜保型覆盖高于所述第一隔离层顶部的鳍部；去除位于所述第一隔离层顶部以及鳍部顶部的保护膜，形成所述保护层。
可选的，在沿平行于所述半导体衬底表面且垂直于鳍部延伸方向上，所述保护层的厚度为：20埃至60埃。
可选的，形成所述保护层的工艺包括：原子层沉积工艺。
可选的，对所述开口进行清洗处理的工艺包括：siconi工艺。
可选的，形成所述沟道层的步骤包括：在所述开口中形成沟道外延层，所述沟道外延层顶部高于所述第二隔离层顶部；对所述沟道外延层进行平坦化处理，去除高于所述第二隔离层顶部的沟道外延层，形成所述沟道层。
可选的，所述沟道层的材料为sige、ge或者inas。
可选的，所述保护层的材料硬度大于所述第一隔离层的材料硬度；所述保护层的材料硬度大于所述第二隔离层的材料硬度。
可选的，所述保护层的材料包括sin、sibcn、siocn或者sicn中的一种或者多种。
可选的，形成所述第二隔离层的步骤包括：形成覆盖所述鳍部的第二隔离膜，所述第二隔离膜顶部高于所述鳍部顶部；对所述第二隔离膜进行平坦化处理，露出鳍部顶部，形成所述第二隔离层。
可选的，在沿垂直于半导体衬底表面的方向上，所述沟道层的高度为：5nm至8nm。
可选的，去除部分厚度的第二隔离层的步骤中，去除所述第二隔离层的厚度在300埃至700埃范围内。
可选的，去除剩余第二隔离层露出的保护层的工艺包括：干法刻蚀工艺。
可选的，所述半导体衬底包括用于形成nmos器件的第一区域和用于形成pmos器件的第二区域。
可选的，所述沟道层位于所述第一区域；形成所述开口的工艺步骤包括：在所述第一区域的第二隔离层上形成图形层，所述图形层还覆盖第一区域的鳍部顶部；以所述图形层为掩膜，去除位于所述第二区域的第二隔离层之间的部分厚度或全部厚度的鳍部，形成所述开口。
相应地，本发明还提供一种鳍式场效应管，包括：半导体衬底，所述半导体衬底上具有多个分立的鳍部；位于所述鳍部露出的半导体衬底上的第一隔离层，所述第一隔离层覆盖所述鳍部的侧壁，且所述第一隔离层顶部低于所述鳍部顶部；位于所述鳍部顶部上的沟道层，且所述沟道层的材料与所述鳍部的材料不同；位于所述第一隔离层上的第二隔离层，所述第二隔离层覆盖所述沟道层的部分侧壁，且所述第二隔离层顶部高于所述沟道层底部；位于所述第二隔离层与所述沟道层侧壁之间的保护层。
可选的，所述保护层的材料硬度大于所述第一隔离层的材料硬度；所述保护层的材料硬度大于所述第二隔离层的材料硬度。
可选的，所述沟道层的材料包括：sige、ge或者inas。
可选的，在沿垂直于半导体衬底表面的方向上，所述沟道层的高度为：5nm至8nm。
可选的，所述保护层的材料包括sin、sibcn、siocn或者sicn中的一种或者多种。
与现有技术相比，本发明的技术方案具有以下优点：
先在第一隔离层露出的鳍部上形成保护层，形成所述保护层的步骤之后，形成填充满所述开口的沟道层，所述沟道层的材料与鳍部的材料不同。在形成所述开口的步骤之后，形成所述沟道层的步骤之前，会对所述开口进行清洗处理，本发明由于在第一隔离层露出的鳍部上形成保护层，使得所述保护层在清洗处理过程中对第二隔离层产生保护，改善了第二隔离层侧壁受到清洗溶液腐蚀的影响，从而避免了所述开口尺寸增大的问题。因此，对所述开口进行清洗处理之后，形成填充满所述开口的沟道层，所述沟道层的尺寸与所述开口的尺寸相同。本发明的技术方案改善了所述沟道层尺寸增大的问题，从而改善了鳍式场效应管的电学性能。
可选的技术方案中，在沿平行于所述半导体衬底表面且垂直于鳍部延伸方向上，所述保护层的厚度为20埃至60埃。若所述保护层的厚度过小，则在对所述开口进行清洗处理的过程中，所述保护层对第二隔离层的保护作用差；若所述开口的厚度过大，则会使得后续去除所述保护层的工艺难度大。因此，本发明所述保护层的厚度范围为20埃至60埃，使得前述问题得到缓解，从而进一步提高了鳍式场效应管的电学性能。
附图说明
图1至图9是一种鳍式场效应管形成方法各步骤对应的结构示意图；
图10至图22是本发明鳍式场效应管一实施例形成方法各步骤对应的结构示意图。
具体实施方式
根据背景技术形成的鳍式场效应管的电学性能有待提高。现结合一种鳍式场效应管的形成方法，分析其电学性能有待提高的原因。
参考图1至图9，示出了一种鳍式场效应管形成方法各步骤对应的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上具有多个分立的鳍部110，所述鳍部110顶部上具有硬掩膜111；所述半导体衬底100包括用于形成nmos器件的第一区域i和用于形成pmos器件的第二区域ii。
参考图2，在所述鳍部110露出的半导体衬底100上形成隔离层120，所述隔离层120顶部与所述硬掩膜111顶部齐平。
参考图3，去除部分厚度的隔离层120，露出鳍部110顶部，在去除部分厚度隔离层120的过程中去除位于鳍部110顶部上的硬掩膜111(参考图2)。
参考图4，在位于第一区域i的所述隔离层120顶部形成图形层131，所述图形层131还覆盖位于第一区域i的鳍部110顶部。
参考图5，以所述图形层131为掩膜，去除位于第二区域ii的隔离层120之间的部分厚度的鳍部110，形成开口140。
参考图6，形成所述开口140之后，对所述开口140进行清洗处理。
参考图7，形成填充所述开口140的沟道外延层150，所述沟道外延层150顶部高于所述隔离层120顶部。
参考图8，对所述沟道外延层150进行平坦化处理，去除高于所述隔离层120顶部的沟道外延层150，形成沟道层151；在平坦化处理所述沟道外延层150的过程中去除所述图形层131(参考图7)。
参考图9，去除部分厚度的隔离层120，并使得剩余隔离层120顶部高于所述沟道层151底部。
上述形成方法形成的鳍式场效应管的电学性能有待提高。
经分析发现，导致鳍式场效应管的电学性能有待提高的原因包括：形成所述开口140之后，对所述开口140进行清洗处理的步骤中，由于所述隔离层120材料的硬度较小，容易受到清洗溶液的腐蚀，从而造成所述开口140(结合参考图5和图6)的尺寸变大的问题。相应的，由于所述开口140为后续形成所述沟道层151提供工艺基础，从而导致形成填充所述开口140的沟道层151的尺寸也会较大，因此降低了鳍式场效应管的电学性能。
为了解决上述技术问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；在所述鳍部露出的半导体衬底上形成第一隔离层，所述第一隔离层覆盖所述鳍部的部分侧壁，且所述第一隔离层顶部低于所述鳍部顶部；在所述第一隔离层露出的鳍部侧壁上形成保护层；在所述鳍部之间形成第二隔离层，所述第二隔离层覆盖所述第一隔离层的顶部以及所述保护层的侧壁；在形成所述第二隔离层之后，去除位于所述第二隔离层之间的部分厚度或全部厚度的鳍部，形成开口，且所述保护层位于所述开口侧壁上；对所述开口进行清洗处理；对所述开口进行清洗处理之后，形成填充满所述开口的沟道层，所述沟道层的材料与鳍部的材料不同；在形成所述沟道层之后，去除部分厚度的第二隔离层，使得剩余第二隔离层顶部高于所述沟道层底部；去除部分厚度的第二隔离层之后，去除剩余第二隔离层露出的保护层。
由于在形成所述开口的步骤之前，在第一隔离层露出的鳍部上形成保护层，使得所述保护层在清洗处理过程中对第二隔离层产生保护作用，改善了第二隔离层侧壁受到清洗溶液腐蚀的影响，从而避免了所述开口尺寸增大的问题。
对所述开口进行清洗处理之后，形成填充满所述开口的沟道层，所述沟道层的尺寸与形成的所述开口的尺寸相同，由于所述开口的侧壁上具有保护层，在对所述开口进行清洗的过程中，所述开口的尺寸不会因为清洗溶液的腐蚀而增大，相应的，形成的沟道层的尺寸也得以保持不变。相较于不形成保护层的技术方案而言，本方案解决了沟道层的尺寸变大的问题，从而提高了鳍式场效应管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图10至图22是本发明鳍式场效应管一实施例形成方法各步骤对应的结构示意图。
参考图10，提供半导体衬底200，所述半导体衬底200上具有多个分立的鳍部210。
本实施例中，所述半导体衬底200包括用于形成nmos器件的第一区域i和用于形成pmos器件的第二区域ii，相应的，形成的鳍式场效应管为cmos器件。在本发明其他实施例中，所述半导体衬底可以仅包括用于形成nmos器件的第一区域或者用于形成pmos器件的第二区域中的一种，相应的，形成的鳍式场效应管为nmos器件或者pmos器件。
本实施例中，所述半导体衬底200的材料为硅。在本发明其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述半导体衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部210的材料为硅。在本发明其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述鳍式场效应管还包括：位于所述鳍部210顶部上的硬掩膜211。所述硬掩膜211用于在后续形成第一隔离层的工艺中起到保护所述鳍部210顶部的作用。
本实施例中，所述硬掩膜211的材料为氮化硅；在本发明其他实施例中，所述硬掩膜的材料还可以为氮氧化硅、碳化硅或者氮化硼。
结合参考图11和图12，在所述鳍部210露出的半导体衬底200上形成第一隔离层221(如图12所示)，所述第一隔离层221覆盖所述鳍部210的部分侧壁，且所述第一隔离层221顶部低于所述鳍部210顶部。
参考图11，在所述鳍部210露出的半导体衬底200上形成初始第一隔离膜，所述初始第一隔离膜顶部高于所述鳍部210顶部；对所述初始第一隔离膜顶部进行平坦化处理，露出所述硬掩膜211顶部，形成第一隔离膜220。
所述第一隔离膜220为后续形成第一隔离层提供工艺基础。
本实施例中，所述第一隔离膜220的材料为sio2。
参考图12，对所述第一隔离膜220(参考图11)进行平坦化处理之后，回刻蚀去除部分厚度的所述第一隔离膜220，形成第一隔离层221，所述第一隔离层221覆盖所述鳍部210的部分侧壁，且所述第一隔离层221顶部低于所述鳍部210顶部。
所述第一隔离层221可以起到电学隔离相邻鳍部210的作用。
本实施例中，所述第一隔离层221的材料为sio2。
回刻蚀去除部分厚度的所述第一隔离膜220的工艺包括：干法刻蚀或者湿法刻蚀。本实施例中，回刻蚀去除部分厚度的所述第一隔离膜220的工艺为干法刻蚀。
结合参考图13和图14，在所述第一隔离层221露出的鳍部210侧壁上形成保护层231。
以下将结合附图对形成所述保护层231的步骤做详细说明。
参考图13，在所述第一隔离层221上形成保护膜230，且所述保护膜230保型覆盖高于所述第一隔离层221顶部的鳍部210。
所述保护膜230为后续工艺中形成保护层提供工艺基础。
本实施例中，所述保护膜230的材料为sin；在本发明其他实施例中，所述保护膜230的材料还可以为sibcn、siocn或者sicn中的一种或者多种。
形成所述保护膜230的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。本实施例中，采用原子层沉积工艺形成所述保护膜230，使得所述保护膜230的沉积效果得到提高。相应的，后续形成的保护层230的质量也得到提升。
参考图14，去除位于所述第一隔离层221顶部以及鳍部210顶部的保护膜230，形成保护层231。
所述保护层231的作用是在后续对开口进行清洗的步骤中，保护后续形成的第二隔离层，避免或者减小所述第二隔离层受到清洗溶液的腐蚀影响，从而造成所述开口增大的问题。相应的，由于对所述开口进行清洗处理之后，形成填充满所述开口的沟道层，所述沟道层的尺寸与所述开口的尺寸相同，因此，所述保护层231改善了后续形成的沟道层尺寸增大的问题，从而提高了鳍式场效应管的电学性能。
为了使所述保护层231的保护作用较好地发挥，所述保护层231的材料采用硬度较大且不易受清洗容易腐蚀的材料。由于所述第一隔离层221和后续形成的第二隔离层的材料硬度较小，易受到清洗溶液腐蚀的影响，故所述保护层231的材料采用与所述第一隔离层221不同的材料，且所述保护层231的材料也与后续形成的第二隔离层的材料不同。
所述保护层231的材料硬度大于所述第一隔离层221的材料硬度，所述保护层231的材料硬度还大于后续形成的第二隔离层的材料硬度。因此，本实施例中，所述保护层231的材料采用硬度较大的sin；在本发明其他实施例中，所述保护层的材料还可以为sibcn、siocn或者sicn中的一种或者多种。
需要说明的是，所述保护层231在沿平行于所述半导体衬底200表面且垂直于鳍部210延伸方向上的厚度既不能过大也不能过小。若所述保护层231的厚度过小，则后续在对所述开口进行清洗处理的过程中，所述保护层231对后续形成的第二隔离层的保护作用较差，甚至不能起到防止第二隔离层被清洗溶液腐蚀的作用；若所述保护层231的厚度过大，则会使得后续去除所述保护层231的工艺难度较大，且也会造成工艺材料的浪费。因此，本实施例中，在沿平行于所述半导体衬底200表面且垂直于鳍部210延伸方向上，所述保护层231的厚度在20埃至60埃范围内。
参考图15，在所述鳍部210之间形成第二隔离层240，所述第二隔离层240覆盖所述第一隔离层221的顶部以及所述保护层231的侧壁。
所述第二隔离层240与所述第一隔离层221均起到电学隔离相邻鳍部210的作用；且所述第二隔离层240还能够为后续形成开口以及填充满所述开口的沟道层提供工艺基础。
本实施例中，所述第二隔离层240的材料为sio2。形成所述第二隔离层240的步骤包括：在所述鳍部210露出的第一隔离层221上形成第二隔离膜，所述第二隔离膜顶部高于所述鳍部210顶部；形成所述第二隔离膜之后，对所述第二隔离膜顶部进行平坦化处理，直至露出所述鳍部210顶部，形成所述第二隔离层240，所述第二隔离层240覆盖所述第一隔离层221的顶部以及所述保护层231的侧壁。
结合参考图16至图18，在形成所述第二隔离层240之后，去除位于所述第二隔离层240之间的部分厚度的鳍部210，形成开口260，且所述保护层231位于所述开口260侧壁上；对所述开口260进行清洗处理。
以下将结合附图对形成所述开口260以及对所述开口260进行清洗处理的步骤做详细的说明。
参考图16，在所述第二隔离层240上形成图形膜250，所述图形膜250覆盖鳍部210顶部。
所述图形膜250为后续形成图形层提供图形化处理的工艺基础。
本实施例中，所述图形膜250的材料为sin。在本发明其他实施例中，所述图形膜的材料还可以为光刻胶、底部抗反射涂层或者顶部抗反射涂层。
参考图17，对所述图形膜250进行图形化处理，在所述第一区域i的第二隔离层240上形成图形层251，所述图形层251还覆盖第一区域i的鳍部210顶部。
所述图形层251作为后续形成开口的掩膜，用于保护位于第一区域i的鳍部210，使得在形成所述开口的步骤中，只去除位于第二区域ii的第二隔离层240之间的部分厚度的鳍部210，从而在第二区域ii形成所述开口。
本实施例中，对所述图形膜250进行图形化处理的步骤包括：在所述图形膜250上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述图形膜250，在所述第一区域i的第二隔离层240上形成图形层251。
本实施例中，所述图形层251的材料为sin。在本发明其他实施例中，所述图形层251的材料还可以为光刻胶、底部抗反射涂层或者顶部抗反射涂层。
参考图18，以所述图形层251为掩膜，去除位于所述第二区域ii的第二隔离层240之间的部分厚度的鳍部210，形成开口260；形成开口260之后，对所述开口260进行清洗处理。
所述开口260为后续形成填充满所述开口260的沟道层提供空间位置，使得后续形成的所述沟道层的尺寸与所述开口260的尺寸一致。
本实施例中，以所述图形层251为掩膜，由于只去除位于所述第二区域ii的第二隔离层240之间的部分厚度的鳍部210，因此形成的所述开口260底部高于所述第一隔离层221顶部，且所述开口260的侧壁上形成有保护层231。在本发明其他实施例中，还可以以所述图形层为掩膜，去除位于所述第二区域的第二隔离层之间的全部厚度的鳍部，使得所述开口底部与所述第一隔离层顶部齐平，且所述开口的侧壁上形成有保护层。
对所述开口260进行清洗处理，使得所述开口260的清洁度得到提高，从而改善了后续形成沟道层的质量。由于在所述开口260的侧壁上形成有保护层231，所述保护层231对所述开口260具有保护作用，使得所述开口260不容易受到清洗溶液的影响，从而使得经过清洗处理之后所述开口260的尺寸得以保持不变。
本实施例中，对所述开口260进行清洗处理的工艺包括：siconi工艺。具体地，所述siconi刻蚀工艺的步骤包括：以nf3和nh3的混合气体作为刻蚀气体；通过所述刻蚀气体与位于所述开口260中的杂质反应，形成副产物；将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。
结合参考图19和图20，对所述开口260进行清洗处理之后，形成填充满所述开口260的沟道层271，所述沟道层271的材料与鳍部210的材料不同。
参考图19，在所述开口260中形成沟道外延层270，所述沟道外延层270顶部高于所述第二隔离层240顶部。
所述沟道外延层270为后续形成沟道层提供工艺基础。
本实施例中，采用选择性外延生长工艺形成所述沟道外延层270。所述沟道外延层270的材料为sige。在本发明其他实施例中，所述沟道外延层的材料还可以为ge或者inas。
参考图20，对所述沟道外延层270(参考图19)进行平坦化处理，去除高于所述第二隔离层240顶部的沟道外延层270，形成沟道层271。
本实施例中，所述沟道层271的侧壁上还形成有保护层231。由于所述沟道层271是在填充满所述开口260(参考图18)的基础上形成的，相应的，所述沟道层271的尺寸与所述开口260的尺寸相同。本实施例中，在形成所述开口260的步骤之后，在形成所述沟道层271的步骤之前，会对所述开口260进行清洗处理，以提高所述开口260的清洁度，从而使得所述沟道外延层270的质量得到提高，进而提高了所述沟道层271的质量。
需要说明的是，在对所述开口260进行清洗的步骤中，由于在所述开口260的侧壁上形成有保护层231，所述保护层231能够保护所述第二隔离层240，避免了第二隔离层240受到清洗溶液腐蚀的影响，从而避免或者减小了所述开口260尺寸增大的问题，相应的也避免或者减小了所述沟道层271尺寸增大的问题，进而提高了鳍式场效应管的电学性能。
所述沟道层271能够提高鳍式场效应管的载流子迁移率，从而改善鳍式场效应管的电学性能。因此，本实施例中，所述沟道层271的材料选用能够提高载流子迁移率的sige材料。在本发明其他实施例中，所述沟道层的材料还可以为ge或者inas。
在沿垂直于半导体衬底200表面的方向上，所述沟道层271的高度既不能过大也不能过小。若所述沟道层271的高度过大，则会导致鳍式场效应管的短沟道效应较为严重；若所述沟道层271的高度过小，则在后续工艺中不容易满足鳍式场效应管的工艺制造需求。因此，本实施例中，在沿垂直于半导体衬底200表面的方向上，所述沟道层271的高度为5nm至8nm。
参考图21，在形成所述沟道层271之后，去除部分厚度的第二隔离层240，使得剩余第二隔离层240顶部高于所述沟道层271底部。
所述剩余第二隔离层240与所述第一隔离层221能起到电学隔离相邻鳍部210的作用。
去除部分厚度的第二隔离层240的步骤中，去除所述第二隔离层240的厚度既不能过大也不能过小。若去除所述第二隔离层240的厚度过大，则会使得剩余第二隔离层240的隔离效果差；若去除所述第二隔离层240的厚度过小，则会使得剩余第二隔离层240露出的所述沟道层271的高度过小，从而导致在后续工艺中所述沟道层271不容易满足鳍式场效应管的工艺制造需求。因此，本实施例中，去除部分厚度的第二隔离层240的步骤中，去除所述第二隔离层240的厚度在300埃至700埃范围内。
参考图22，去除部分厚度的第二隔离层240之后，去除剩余第二隔离层240露出的保护层231。
去除剩余第二隔离层240露出的保护层231的工艺包括湿法刻蚀、干法刻蚀或者灰化工艺。本实施例中，去除剩余第二隔离层240露出的保护层231的工艺为干法刻蚀。
相应地，本发明还提供一种鳍式场效应管，参考图22，示出了本发明鳍式场效应管一实施例的结构示意图。所述鳍式场效应管包括：半导体衬底200，所述半导体衬底200上具有多个分立的鳍部210；位于所述鳍部210露出的半导体衬底200上的第一隔离层221，所述第一隔离层221覆盖所述鳍部210的侧壁，且所述第一隔离层221顶部与所述鳍部210顶部低于所述鳍部210顶部；位于所述鳍部210顶部上的沟道层271，且所述沟道层271的材料与所述鳍部210的材料不同；位于所述第一隔离层221上的第二隔离层240，所述第二隔离层240覆盖所述沟道层271的部分侧壁，且所述第二隔离层240顶部高于所述沟道层271底部；位于所述第二隔离层240与所述沟道层271侧壁之间的保护层231。
本实施例中，所述半导体衬底200包括具有nmos器件的第一区域i和具有pmos器件的第二区域ii，相应的，形成的鳍式场效应管为cmos器件。在本发明其他实施例中，所述半导体衬底可以仅包括具有nmos器件的第一区域或者具有pmos器件的第二区域中的一种，相应的，形成的鳍式场效应管为nmos器件或者pmos器件。
本实施例中，所述半导体衬底200的材料为硅。在本发明其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述半导体衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部210的材料为硅。在本发明其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述第一隔离层221可以起到电学隔离相邻鳍部210的作用。本实施例中，所述第一隔离层221的材料为氧化硅。
本实施例中，所述第一隔离层221顶部低于所述鳍部210顶部。在本发明其他实施例中，所述第一隔离层顶部还可以与所述鳍部顶部齐平。
本实施例中，在位于所述第二隔离层240与所述沟道层271侧壁之间具有保护层231，所述保护层231用于保护所述第二隔离层240。本实施例中，所述保护层231的材料硬度大于所述第一隔离层221的材料硬度；所述保护层231的材料硬度还大于所述第二隔离层240的材料硬度。具体地，所述保护层231的材料采用硬度大的sin；在本发明其他实施例中，所述保护层的材料还可以为sibcn、siocn或者sicn中的一种或者多种。
所述第二隔离层240与所述第一隔离层221均起到电学隔离相邻鳍部210的作用。本实施例中，所述第二隔离层240的材料为氧化硅。
所述沟道层271能够提高鳍式场效应管的载流子迁移率，从而改善鳍式场效应管的电学性能。因此，本实施例中，所述沟道层271的材料选用能够提高载流子迁移率的sige材料。在本发明其他实施例中，所述沟道层的材料还可以为ge或者inas。
在沿垂直于半导体衬底200表面的方向上，所述沟道层271的高度既不能过大也不能过小。若所述沟道层271的高度过大，则会导致鳍式场效应管的短沟道效应较为严重；若所述沟道层271的高度过小，则不容易满足鳍式场效应管的工艺制造需求。因此，本实施例中，在沿垂直于半导体衬底200表面的方向上，所述沟道层271的高度为5nm至8nm。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。