晶体管阵列面板的制作方法

使用本发明构思的示范性实施方式一般地涉及晶体管阵列面板及其制造方法，更具体地，涉及不需要高选择性的蚀刻剂或要求多个光掩模的复杂工艺来产生在晶体管阵列面板中提供电连接的接触孔的晶体管阵列面板及其制造方法。

背景技术：

晶体管被用于诸如平板显示器的各种电子设备。晶体管包括栅电极以及经由栅极绝缘层和沟道区域重叠栅电极的半导体层。半导体层还可以包括连接到沟道区域的源极区域和漏极区域，并且源极区域和漏极区域可以通过沟道区域彼此面对。

半导体层是决定晶体管的特性的因素。对于半导体层，非晶硅半导体、多晶硅半导体、金属氧化物半导体等被使用。

晶体管阵列面板包括晶体管和用于驱动晶体管的各种导电层。构成晶体管的栅电极、半导体层和各种导电层可以位于不同的层处，并且绝缘层在其之间，如能由剖面结构所描绘的那样。绝缘层包括用于晶体管的栅电极、半导体层和各种层之间的电连接的接触孔。有时需要用于蚀刻绝缘层的工艺以形成接触孔。

在晶体管阵列面板的制造工艺中，常规的蚀刻工艺具有一些问题，例如在形成接触孔的工艺期间，可能需要高选择性的蚀刻剂或多个光掩模，这增加了成本且进一步使制造工艺复杂。

背景技术部分中公开的上述信息仅为了本发明构思的背景的理解的增强，因此，其可以包含不形成对本领域普通技术人员来说在本国中已知的现有技术的信息。

技术实现要素：

使用本发明构思的各种示范性实施方式可以减小或完全解决常规蚀刻工艺的问题。例如，通过形成各种深度的连接到电极或导电层的接触孔而不需要使用具有高选择性的蚀刻材料或增加的光掩模的数量的工艺，本发明减少了晶体管阵列面板的制造成本和制造时间，并且简化了制造工艺。换言之，根据本发明的原理实施的工艺允许在不同材料中和到不同深度的多个接触孔的蚀刻而不需要这些复杂的工艺步骤或材料，并且能同时蚀刻不同的材料。此外，这里描述的各种实施方式可以有助于在形成接触孔的工艺中半导体层的剩余量(厚度)的控制，增加工艺裕度，和/或通过减少对半导体层的损坏而改善晶体管的特性。例如，常规的(低至中选择性的)蚀刻剂可以被使用而不增加掩模的数量且不涉及严格控制蚀刻工艺来防止其它层的无意蚀刻。

本发明构思的其它方面将在下面的具体实施方式中被阐述，并且部分地，由本公开将是明显的，或者可以通过本发明构思的实践被习得。

根据本发明的第一方面，根据本发明构思构成的晶体管阵列面板包括：基板、位于基板上的缓冲层、位于缓冲层上的半导体层、位于半导体层上的中间绝缘层、以及位于中间绝缘层上的上导电层，其中半导体层包括第一接触孔，中间绝缘层包括第二接触孔，第二接触孔以与第一接触孔重叠的关系被放置，并且上导电层与第一接触孔中的半导体层的侧表面接触。

第二接触孔的平面面积可以大于第一接触孔的平面面积。

上导电层可以在第二接触孔的底部在肩部处与半导体层的上表面接触。

第一接触孔可以延伸至缓冲层的上表面或可以延伸进缓冲层的上表面，使得第一接触孔完全穿过缓冲层上的半导体层。

第一接触孔可以延伸到缓冲层中，使得重叠第一接触孔的缓冲层在垂直于基板的顶表面的方向上的厚度小于不重叠第一接触孔的缓冲层在垂直于基板的顶表面的方向上的厚度。

上导电层可以与第一接触孔中的缓冲层接触。

第一接触孔可以完全延伸通过半导体层且延伸到缓冲层中但不完全通过缓冲层。

晶体管阵列面板还可以包括位于基板和缓冲层之间的下导电层，其中缓冲层包括位于下导电层上方且暴露下导电层的第三接触孔，中间绝缘层包括以与第三接触孔重叠的关系被放置的第四接触孔，并且下导电层包括与半导体层的材料不同的材料。

第四接触孔的平面面积可以大于第三接触孔的平面面积。

上导电层可以与第四接触孔中的缓冲层的上表面接触，并且可以与第三接触孔中的下导电层的上表面接触。

第四接触孔可以延伸到缓冲层中。

第一接触孔、第二接触孔、第三接触孔和第四接触孔的每个可以具有限定其各自孔的宽度的侧表面，并且所述侧表面的至少一个具有基本恒定的斜度。

下导体可以为数据线。

第一接触孔的侧表面的斜度可以不同于第二接触孔的侧表面的斜度。

上导电层可以包括像素电极层。

基板、缓冲层、半导体层、中间绝缘层和上导电层可以为显示面板的一部分。

根据本发明的另一方面，一种制造晶体管阵列面板的示范性方法包括：在基板上形成缓冲层；在缓冲层上形成半导体层；在半导体层上形成中间绝缘层；在中间绝缘层上形成第一掩模图案；通过使用第一掩模图案作为蚀刻掩模在中间绝缘层中形成第一蚀刻孔；去除第一掩模图案的一部分以形成暴露中间绝缘层的第一蚀刻孔周围的中间绝缘层的上表面的第二掩模图案；以及通过使用第二掩模图案作为蚀刻掩模去除中间绝缘层和半导体层以在半导体层中形成第一接触孔和在中间绝缘层中形成第二接触孔。

制造晶体管阵列面板的方法还可以包括在形成第二接触孔之后去除第二掩模图案，且在中间绝缘层上形成上导电层，并且上导电层可以与第一接触孔中的半导体层的侧表面接触。

在形成缓冲层之前，下导电层可以形成在基板上，在形成第一接触孔和第二接触孔的步骤期间，中间绝缘层和缓冲层可以通过使用第二掩模图案作为蚀刻掩模被去除以形成缓冲层的第三接触孔和中间绝缘层的第四接触孔，并且第三接触孔可以暴露下导电层的上表面。

第一接触孔和第三接触孔可以在相同的工艺步骤中同时形成，并且第二接触孔和第四接触孔可以在相同的工艺步骤中同时形成。

形成第一接触孔的步骤可以包括去除缓冲层的对应于第一蚀刻孔的至少部分。

在各种示范性实施方式中，在形成第一接触孔和第二接触孔的工艺中仅使用一个掩模。

在各种示范性实施方式中，在形成第一蚀刻孔、第一接触孔和第二接触孔的步骤中仅使用具有低或中选择性的蚀刻材料。

根据本发明的另一示范性实施方式，一种用于制造晶体管阵列面板的方法包括：在基板上形成缓冲层；在缓冲层上形成半导体层；在半导体层上形成中间绝缘层；在中间绝缘层上形成第一掩模图案；以及一起蚀刻第一掩模图案以及不被第一掩模图案覆盖的中间绝缘层、缓冲层和半导体层以暴露中间绝缘层、缓冲层和半导体层的侧表面。

在蚀刻步骤中，蚀刻气体可以被使用使得蚀刻气体对第一掩模图案的蚀刻速率高于对中间绝缘层的蚀刻速率。

制造晶体管阵列面板的方法还可以包括在形成第一掩模图案之后通过使用第一掩模图案作为蚀刻掩模在中间绝缘层中形成第一孔。

根据使用本发明构思的另一示范性实施方式，一种显示面板包括晶体管阵列，该晶体管阵列具有基板、位于基板上的半导体层、位于半导体层上的中间绝缘层、以及位于中间绝缘层上的上导电层。半导体层和中间绝缘层可以限定具有台阶剖面形状的第一接触孔。上导电层在第一接触孔的上部处可以与中间绝缘层的侧表面接触。上导电层在第一接触孔的下部处可以与半导体层的侧表面接触。

第一接触孔的上部可以具有第一宽度，第一接触孔的下部可以具有小于第一宽度的第二宽度，并且第一接触孔可以具有在第一宽度和第二宽度之间的交叉处的肩部。

第一接触孔的台阶形状可以由第一接触孔的上部的底表面、第一接触孔的下部的底表面和连接所述底表面的侧壁限定。

显示面板还可以包括缓冲层。上导电层在第一接触孔的底部处可以与缓冲层接触。

半导体层和中间绝缘层还可以限定具有台阶形状的第二接触孔。

缓冲层和中间绝缘层可以限定具有台阶形状的第三接触孔。并且，缓冲层和中间绝缘层还限定具有台阶形状的第四接触孔。

根据使用本发明构思的再另一示范性实施方式，一种层状的晶体管结构包括：第一层；与第一层相邻放置且具有外围部分和中间部分的第二层；在中间部分处与第二层相邻放置的第三层，第三层不延伸超过中间部分至外围部分；在中间部分处与第三层相邻放置且在外围部分处直接在第二层上的第四层，在外围部分处外围接触孔完全穿过第四层且完全穿过第二层至第一层的上表面，并且在中间部分处中间接触孔完全穿过第四层且至少部分地到第三层中。

根据使用本发明构思的又另一示范性实施方式，一种晶体管阵列面板包括：第一绝缘层，其限定接触孔的完全延伸穿过绝缘层的第一部分；半导体层，其在接触孔的位置处与第一绝缘层相邻放置且限定接触孔的完全延伸穿过半导体层的第二部分；以及第二绝缘层，其在接触孔的位置处与半导体层相邻放置且限定接触孔的仅部分延伸到第二绝缘层中的第三部分。接触孔可以包括过渡部，诸如1)连接接触孔的第一部分和第二部分的肩部，2)在接触孔的第三部分内的两个不同层级，在接触孔的第三部分内的两个不同层级由接触孔的第三部分内的肩部连接，或者3)在接触孔的第一部分和第二部分之间的接合部，其限定第一部分的侧壁的第一斜度和第二部分的侧壁的第二斜度之间的过渡部，第一斜度和第二斜度不同。

根据前述发明构思和示范性实施方式，不必须使用要求增加的光掩模的数量的难的蚀刻工艺或使用具有高选择性的蚀刻材料以形成各种深度且在不同层中的接触孔，从而用于制造晶体管阵列面板的成本和时间可以被降低，并且制造工艺可以被简化。此外，本发明构思有助于半导体层的剩余厚度的容易控制，增加工艺裕度，和/或改善晶体管的特性。

以上总体描述和以下详细描述是示范性的和说明性的，并且旨在提供所要求的主题的进一步说明。

附图说明

附图示出了本发明构思的示范性实施方式，并且与描述一起用于解释本发明构思的原理，附图被包括以提供本发明构思的进一步的理解，并且被合并在本说明书中且构成本说明书的一部分。

图1是根据本发明的原理构成的晶体管阵列面板的剖面图，

图2至图5是概要顶平面图，并且每个示出在图1中示出的示范性晶体管阵列面板中的接触孔的一个的一部分，

图6至图16a和图17是顺序示出在制造根据本发明的一示范性实施方式的晶体管阵列面板的方法中的工艺步骤的剖面图，

图16b是图16a中示出的细节的放大部分，

图18是根据本发明的另一示范性实施方式构成的晶体管阵列面板的部分布局图，

图19是示出图18的晶体管阵列面板的一部分的一个示例的沿着图18的线a-ai截取的剖面图，

图20是根据图18和图19中示出的示范性实施方式的晶体管阵列面板的一个像素的概要电路图，

图21是根据本发明的另一示范性实施方式的晶体管阵列面板的部分布局图，

图22是示出图21的晶体管阵列面板的一部分的一个示例的沿着图21的线b-bi截取的剖面图，

图23至图27是顺序示出制造根据本发明的另一示范性实施方式的晶体管阵列面板的方法的工艺步骤的剖面图，

图28和图29是顺序示出制造根据本发明的再另一示范性实施方式的晶体管阵列面板的方法的工艺步骤的剖面图，

图30、图31a和图32是顺序示出制造根据本发明的另一示范性实施方式的晶体管阵列面板的方法的工艺步骤的剖面图，

图31b和图31c是图31a中示出的细节的放大部分，

图33a和图34是顺序示出制造根据本发明另一示范性实施方式的晶体管阵列面板的方法的工艺步骤的剖面图，

图33b是图33a中示出的细节的放大部分，以及

图35是根据本发明的再另一示范性实施方式构成的晶体管阵列面板的剖面图。

具体实施方式

在下面的描述中，为了说明的目的，许多具体细节被阐释从而提供各种示范性实施方式的透彻的理解。然而，很明显没有这些具体细节或由一个或更多等同布置各种示范性实施方式仍可以被实践。在其它情况下，公知的结构和装置以框图形式被示出以避免不必要地模糊各种示范性实施方式。

在附图中，为了清晰和描述性的目的，层、膜、面板、区域等的尺寸和相对尺寸可以被夸大。此外，相同的附图标记指代相同的元件。

当一元件或层被称为在另一元件或层“上”，“连接到”或“联接到”另一元件或层时，它可以直接在所述另一元件或层上，连接到或联接到所述另一元件或层，或者可以存在居间元件或层。然而，当一元件或层被称为“直接在”另一元件或层“上”，“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为了本公开的目的，“x、y和z的至少一个”和“选自由x、y和z组成的组的至少一个”可以解释为仅x、仅y、仅z或者x、y和z的两个或更多个的任何组合，诸如，例如xyz、xyy、yz和zz。相同的附图标记始终指代相同的元件。当在这里使用时，术语“和/或”包括相关所列项目的一个或更多个的任意及所有组合。

尽管术语第一、第二等可以在此被用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语被用于将一个元件、部件、区域、层和/或部分与另一元件、部件、区域、层和/或部分区分开。因此，以下讨论的第一元件、部件、区域、层和/或部分能被称为第二元件、部件、区域、层和/或部分而不背离本公开的教导。

为了描述性的目的，空间关系术语，诸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等，可以在此被用于描述性的目的，从而被用来描述如图中示出的一个元件或特征的与另外的元件(们)或特征(们)的关系。除图中描绘的取向之外，空间关系术语还旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果图中的装置被翻转，则被描述为“在”另外的元件或特征“下面”或“之下”的元件将取向“在”所述另外的元件或特征“之上”。因此，示范性术语“在……下面”能涵盖上和下两取向。此外，装置可以被另外取向(例如旋转90度或处于另外的取向)，因此，此处使用的空间关系描述语被相应地解释。

此处使用的术语为了描述具体实施方式的目的，且不打算成为限制。当在此处使用时，单数形式“一”和“该”也打算包括复数形式，除非上下文清楚地另行表示。此外，当在此说明书中使用时，术语“包含”和/或“包括”指明所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。

各种示范性实施方式在这里参考剖面图示被描述，该剖面图示是理想化示范性实施方式和/或中间结构的概要图示。因此，可以预期例如作为制造技术和/或公差的结果的图示的形状的变化。因此，这里公开的示范性实施方式不应解释为限于具体示出的区域形状，而是包括例如由制造引起的形状上的偏离。例如，示出为矩形的注入区域将通常具有倒圆的或弯曲的特征和/或在其边缘处具有注入浓度的梯度而不是从注入区域到非注入区域的二元变化。相似地，通过注入形成的掩埋区域可以在掩埋区域和通过其产生注入的表面之间的区域中引起一些注入。因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状且不旨在限制。

除非另有定义，此处使用的所有术语(包括技术术语和科学术语)具有与本公开是其一部分的领域的普通技术人员通常理解的相同的含义。诸如通用词典中定义的术语的术语应被解释为具有与它们的在相关领域的背景下的含义一致的含义，并且将不在理想化或过度形式化的意义上被解释，除非此处明确地如此定义。

参考图1，根据本发明的原理构成的根据第一示范性实施方式的晶体管阵列面板包括基板110和位于基板110的一个表面上的多个晶体管tr。为了方便，图1仅示出一个晶体管tr。

图1中示出的第一方向d1和第二方向d2平行于当在垂直于基板110的表面的方向上观察时示出的表面，并且彼此垂直，第三方向d3垂直于第一方向d1和第二方向d2且基本上垂直于基板110的所述表面。第三方向d3可以主要在剖面结构中表示并且被称为剖切方向。当在第三方向d3上观察时示出的结构称为平面结构。在第三方向d3上的视图称为平面图。在平面图上的物体或特征区域这里称为平面区域。平面区域的大小这里称为平面尺寸。类似地，在平面图上的物体或特征形状这里称为该物体或特征的平面形状。因此，而图1是在方向d2上的剖面图，在从上面观察时，其是在方向d3上的视图的相同结构的顶视图是该结构的平面图。在剖面结构中，如果构成元件被置于任何其它构成元件上，则其意思是两个构成元件被布置在第三方向d3上，并且其它构成元件可以置于所述两个构成元件之间。

基板110包括绝缘材料，诸如塑料、玻璃等，并且可以具有柔性。如果需要基板110的部分区域可以被去除。

晶体管tr包括半导体层152、上电极124和位于半导体层152和上电极124之间的绝缘层144。

半导体层152包括由晶体管tr的沟道形成的沟道区域154，以及分别位于沟道区域154的对立侧处的源极区域153和漏极区域155。源极区域153和漏极区域155被置于与沟道区域154相同的层中，并且被连接到沟道区域154。

源极区域153、漏极区域155和沟道区域154可以包括相同的材料，例如，金属氧化物、多晶硅或非晶硅。当源极区域153、漏极区域155和沟道区域154包括金属氧化物时，它可以为例如锌氧化物(zno)、锌锡氧化物(zto)、锌铟氧化物(zio)、铟氧化物(ino)、钛氧化物(tio)、铟镓锌氧化物(igzo)或铟锌锡氧化物(izto)。

源极区域153和漏极区域155的载流子浓度大于沟道区域154的载流子浓度，源极区域153和漏极区域155可以为导电的。载流子浓度逐渐改变的梯度区域可以形成在源极区域153和漏极区域155与沟道区域154之间。

源极区域153和漏极区域155可以通过在基板110上沉积半导体材料之后由诸如等离子体处理的方法使半导体材料的部分导电而形成。例如，在基板110上沉积金属氧化物半导体材料之后，金属氧化物半导体材料可以在腔室中由包括氟(f)、氢(h)和硫(s)中的至少一种的气体掺杂，以形成源极区域153和漏极区域155。在这种情况下，没有掺杂有杂质的部分保持为沟道区域154。

在各种实施方式中，半导体层152在第三方向d3上的厚度为约在其它的实施方式中，半导体层152的厚度根据具体的应用和工艺可以为不同的。

上电极124重叠沟道区域154，并且绝缘层144插置在其之间。上电极124可以包括诸如金属的导电材料。上电极124可以用作晶体管tr的栅电极。

绝缘层144可以包括诸如硅氧化物(siox)、硅氮化物(sinx)或硅氮氧化物(sion)的无机绝缘材料，或者有机绝缘材料，并且可以为单层或包括这些材料中的至少一种的多层。

绝缘层144的大部分可以仅置于半导体层152和上电极124之间。在这种情况下，绝缘层144的上表面或下表面的边缘可以基本上平行于上电极124的下表面和上表面的边缘。在两个边缘处基本上彼此平行指的是两个边缘彼此一致或彼此对准，或者在预定距离内彼此平行，即使它们不精确匹配，并且在下面的描述中相同。也就是，在晶体管阵列面板的平面结构中，绝缘层144的平面形状可以与上电极124的平面形状基本上相同。绝缘层144可以覆盖半导体层152的沟道区域154的大部分。这是因为上电极124和绝缘层144在晶体管阵列面板的制造工艺中通过使用一个光掩模形成。

与图1不同，在各种实施方式中，绝缘层144不限于上电极124和半导体层152之间的区域，并且可以连续形成在基板110上。在这样的实施方式中，绝缘层144也可以置于晶体管tr的源极区域153和漏极区域155上。

半导体层152的沟道区域154的平面形状可以与上电极124的平面形状基本上相同。换言之，沟道区域154的边缘可以基本上平行于上电极124的边缘且可以大致地对准到上电极124的边缘。沟道区域154和源极区域153之间的边界以及沟道区域154和漏极区域155之间的边界可以基本上平行于上电极124的边缘或可以对准到上电极124的边缘。

在各种实施方式中，缓冲层111置于基板110和晶体管tr之间。缓冲层111用作绝缘层，并且可以具有单层或多层结构，其包括诸如硅氧化物(siox)、硅氮化物(sinx)的无机绝缘材料或者有机绝缘材料的至少一种。缓冲层111可以防止杂质从基板110流到半导体层152中，从而保护半导体层152且防止半导体层152的特性劣化。

如图1所示，缓冲层111可以基本上且连续地形成在基板110上，或者替换地，可以仅形成在基板110的部分区域中。例如，缓冲层111可以被图案化为仅位于半导体层152和基板110之间。

缓冲层111在第三方向d3上的厚度可以类似于中间绝缘层160在第三方向d3上的厚度，然而不限于此，它可以比中间绝缘层160在第三方向d3上的厚度更厚或更薄。

在各种实施方式中，包括下电极70和下导体172的下导电层置于晶体管阵列面板中包括的多个晶体管tr中的至少一些晶体管tr与基板110之间。在一些实施方式中，下电极70和下导体172在剖面结构中置于相同的层，并且置于缓冲层111和基板110之间。下电极70和下导体172可以包括相同的材料。

下电极70在第三方向d3上重叠半导体层152，使得当在观察基板110的下表面的方向上被观察时，即当在从图1中的页面的底部的方向上被观察时，半导体层152可以由下电极70覆盖。

下电极70可以具有各种功能，并且它们中的一个可以为用于半导体层152的光阻挡功能。下电极70防止外部光到达半导体层152，从而防止由暴露于光导致的半导体层152的特性劣化，从而抑制晶体管tr的泄漏电流。作为下电极70的另一功能，在下电极70被电连接到晶体管tr的一个电极以施加有电压的实施方式中，在晶体管tr的饱和区域中可以获得均匀的输出电流特性。

下导体172可以传输诸如数据电压、驱动电压等的信号。例如，当下导体172传输数据电压时，下导体172可以为数据线的一部分，或者可以连接到数据线。

下导电层(包括下电极70和下导体172)可以包括与半导体层152不同的材料，例如可以包括诸如铜(cu)的金属或其它导电材料。

在各种实施方式中，中间绝缘层160可以置于晶体管tr上。中间绝缘层160可以为单层或多层。中间绝缘层160可以包括诸如硅氧化物(siox)、硅氮化物(sinx)的无机绝缘材料或者有机绝缘材料。

参考图1至图5，中间绝缘层160包括位于下导体172上或其上方且重叠下导体172的接触孔162、位于下电极70上或其上方且重叠下电极70的接触孔166、位于半导体层152的源极区域153上或其上方且重叠源极区域153的接触孔163、以及位于半导体层152的漏极区域155上或其上方且重叠漏极区域155的接触孔165。在接触孔162、163、165和166中，中间绝缘层160被去除。

参考图1、图2和图4，在描绘的实施方式(们)中，缓冲层111包括对应于中间绝缘层160的接触孔162的接触孔112以及对应于中间绝缘层160的接触孔166的接触孔116。

接触孔112在剖面结构中位于中间绝缘层160的接触孔162下方，在平面结构中位于中间绝缘层160的接触孔162中，并且具有比接触孔162更小的尺寸。

接触孔116在剖面结构中位于中间绝缘层160的接触孔166下方，在平面结构中位于中间绝缘层160的接触孔166中，并且具有比接触孔166更小的尺寸。

在接触孔112和116中，缓冲层111被去除。也就是，在描绘的实施方式中，接触孔112和116完全穿过缓冲层111以暴露下导电层。

在一替换实施方式中，中间绝缘层160的接触孔162和166可以延伸到缓冲层111的顶表面下面。也就是，在该实施方式中，仅缓冲层111的位于缓冲层111的接触孔112和116的边缘与中间绝缘层160的接触孔162和166的边缘之间的部分可以被去除。

例如，如图1中描绘地，缓冲层111的接触孔112和116的剖面(孔在平面图上的尺寸，或者平面尺寸)小于中间绝缘层160的分别对应于接触孔112和116的接触孔162和166的剖面(平面尺寸)。在图1的实施方式中，孔112与162之间以及孔116与166之间的交叉处为肩部s的形式，该肩部s设置在限定上孔162、166的较大宽度(例如直径)的侧壁与限定下孔112、116的较小宽度(例如直径)的侧壁之间的交叉处。上孔162、166的侧壁、肩部和下孔的侧壁一起限定台阶形状，如图31c的放大图中最佳示出的那样。在替换实施方式中，缓冲层111的接触孔112和116的平面尺寸可以分别类似于中间绝缘层160的接触孔162和166的平面尺寸。也就是，在一些示范性实施方式中在相应的孔之间可以没有肩部。因此，在各种示范性实施方式中，任何给定的接触孔可以不具有台阶形状。因此，在这些示范性实施方式中，接触孔112、116和接触孔162、166的侧表面形成具有恒定斜度的连续的大致平的表面。此外，在没有肩部的各种示范性实施方式中，在接触孔162、166的侧表面的第一基本上恒定的斜度改变到接触孔112、116的侧表面的第二基本上恒定的斜度处存在接合部(junction)，第二基本上恒定的斜度具有与第一恒定斜度的值不同的值。此外，在没有肩部的另外的各种示范性实施方式中，接触孔112、116的侧表面的斜度与接触孔162、166的侧表面的斜度相同，使得相应的侧表面在其剖面图中形成单一的基本上直的线。接触孔的这些和其它实施方式稍后关于图被详细描述。

参考图1、图3和图5，半导体层152包括对应于中间绝缘层160的接触孔163的接触孔113以及对应于中间绝缘层160的接触孔165的接触孔115。因此，在各种实施方式中，在接触孔113和115中半导体层152的至少部分被去除。如图1所示，在接触孔113和115中，半导体层152可以全部去除。换言之，在图1描绘的实施方式中，接触孔113和115完全穿过半导体层152。在其它实施方式中，半导体层152的下侧的一部分可以保留，使得接触孔113和115不完全穿过半导体层152。

在图1描绘的实施方式的结构的剖面图中，接触孔113位于中间绝缘层160的接触孔163下方，例如在图3描绘的实施方式的结构的平面图中位于中间绝缘层160的接触孔163中，并且例如具有比接触孔163更小的尺寸，即比接触孔163更小的直径。因此，源极区域153在接触孔113周围的上表面不被中间绝缘层160覆盖。

在描绘的实施方式(们)中，接触孔115在结构的剖面图中位于中间绝缘层160的接触孔165下方，在结构的平面图中位于中间绝缘层160的接触孔165中，并且具有比接触孔165更小的尺寸，即比接触孔165更小的直径，如图5所示。因此，漏极区域155在接触孔115周围的上表面不被中间绝缘层160覆盖。

在接触孔163和165的一示范性实施方式中，不被中间绝缘层160覆盖的半导体层152中位于接触孔113和115周围的半导体层152的上表面的一侧的宽度w1可以为约0.5μm或更大。然而，宽度w1不限于该值。更确切地，宽度w1可以根据晶体管tr的特性适当地控制。

在图1所示的实施方式中，接触孔113和115延伸到缓冲层111的内部，使得缓冲层111的上部的至少部分可以被去除。在这种情况下，在剖面结构的视图中，位于接触孔113和115下方的缓冲层111在第三方向d3上的最小厚度可以小于不重叠接触孔113和115的缓冲层111在第三方向d3上的最小厚度，例如重叠沟道区域154的缓冲层111在第三方向d3上的最小厚度。

在图1描绘的实施方式中，例如，位于接触孔113和115下方的缓冲层111不全部被去除，使得接触孔113和115不完全穿过缓冲层111到达下电极70。

在与图1不同的各种实施方式中，接触孔113和115可以仅延伸到缓冲层111的上表面，但是可以不延伸到缓冲层111的内部。

在接触孔113和115的各种实施方式中，半导体层152的侧表面与基板110的表面之间的内角a可以为约30°或更大。

根据示范性实施方式，形成在缓冲层111、中间绝缘层160和半导体层152中的接触孔112、113、115、116、162、163、165和166在剖面结构的视图中遍及彼此不同的层形成，并且接触孔112、113、115、116、162、163、165和166的两个重叠的接触孔完全地一起形成台阶形状的侧表面(们)。

在图1描绘的实施方式中，接触孔112、113、115、116、162、163、165和166的每个侧壁(表面)在基板110的表面方向上斜地倾斜以限定锥形形状。为了清晰，侧壁是图1中的附图标记112、113、115、116、162、163、165、166的引线的远端接触的那些表面以及对称的对立表面。此外，参考图2至图5，应理解，在各种示范性实施方式中，包括其中接触孔具有大体上圆形平面形状的实施方式，在图1的剖面图中呈现为不连续的任何给定接触孔的左和右对立的对称表面实际上是单一连续的表面。此外，在替换实施方式中，接触孔112、113、115、116、162、163、165和166的每个侧表面可以基本上垂直于基板110的表面方向(并且，在各种示范性实施方式中，因此也垂直于其它层的表面方向)。这样的替换几何形状的构思应用于下面的图中。锥形几何形状在替换实施方式中可以为垂直的，并且垂直几何形状在替换实施方式中可以为锥形的。

在各种实施方式中，包括第一连接部分173和第二连接部分175的上导电层形成在中间绝缘层160上。

第一连接部分173可以通过接触孔112和162与下导体172的上表面接触以与其电连接，并且可以同样地通过接触孔113和163与源极区域153接触以与其电连接。第一连接部分173可以在接触孔163中与源极区域153的上表面接触，并且可以在接触孔113中与源极区域153的侧表面接触。第一连接部分173可以电连接下导体172和源极区域153，并且源极区域153可以通过第一连接部分173与由下导体172传输的电压接触。

第二连接部分175可以通过接触孔116和166与下电极70的上表面接触以与其电连接，并且可以同样地通过接触孔115和165与漏极区域155接触以与其电连接。第二连接部分175可以与接触孔165中的漏极区域155的上表面接触，并且可以与接触孔115中的漏极区域155的侧表面接触。第二连接部分175可以将下电极70和漏极区域155彼此电连接，并且下电极70可以电连接到要被施加有电压的漏极区域155。因此，在晶体管tr的一实施方式的电压-电流特性曲线中，电流斜度在饱和区域中被减小，使得其中晶体管tr的输出电流为均匀的区域的范围可以变宽。因此，即使在输入到晶体管tr的源极区域153的电压中产生变化，晶体管tr的输出电流也可以为均匀的，从而在各种实施方式中输出饱和特性可以被改善。

第一连接部分173和第二连接部分175可以分别与接触孔113和115中的缓冲层111接触。

根据晶体管阵列面板的结构，在各种实施方式中，接触孔112和162、接触孔116和166、接触孔113和163以及接触孔115和165的一个或更多个可以被省略。

在与图1描绘的实施方式不同的一些实施方式中，下电极70可以被省略。在一些这样的实施方式中，接触孔166和116可以被省略，并且第二连接部分175不被连接到下电极70。

然后，根据一示范性实施方式的晶体管阵列面板的制造方法将参考图6至图17以及图1至图5被描述。

首先，参考图6，在各种实施方式中，导电材料被沉积在包括诸如玻璃或塑料的绝缘材料的基板110上，并且通过诸如光刻的方法图案化以形成包括下电极70和下导体172的下导电层。然后，绝缘材料可以沉积在基板110和下导电层上以形成如图所示的缓冲层111。

然后，参考图7，在各种实施方式中，诸如金属氧化物半导体的半导体材料沉积在缓冲层111上，并且被图案化以形成半导体层152。

然后，参考图8，绝缘材料可以沉积在形成有半导体层152的基板110上以形成如图所示的初始绝缘层140。然后，诸如金属的导电材料可以沉积在初始绝缘层140上以形成如图所示的导电层120。

然后，在各种实施方式中，掩模图案50形成在导电层120上。掩模图案50可以在涂覆诸如光致抗蚀剂的光敏膜之后通过使用光掩模的曝光工艺形成。掩模图案50包括重叠半导体层152的部分。

然后，参考图8和图9，导电层120可以通过使用掩模图案50作为掩模被蚀刻以形成如图所示的上电极124。然后，初始绝缘层140可以通过使用掩模图案50和上电极124作为掩模被蚀刻以形成绝缘层144。尽管未示出，但是在各种实施方式中缓冲层111的部分也可以在初始绝缘层140的蚀刻工艺中被蚀刻。

然后，参考图10，在各种实施方式中，不被绝缘层144覆盖且被暴露的半导体层152被处理以形成源极区域153和漏极区域155。在一些这样的实施方式中，处理方法可以使用在还原气氛中的热处理方法或者使用气体等离子体的等离子体处理方法，气体等离子体为诸如氢气(h2)、氦(he)、磷化氢(ph3)、氨气(nh3)、硅烷(sih4)、甲烷(ch4)、乙炔(c2h2)、乙硼烷(b2h6)、二氧化碳(co2)、锗烷(geh4)、硒化氢(h2se)、硫化氢(h2s)、氩(ar)、氮气(n2)、一氧化二氮(n2o)或三氟甲烷(chf3)。由绝缘层144覆盖的半导体层152主要保持半导体性质，从而成为沟道区域154。

然后，参考图11，在各种实施方式中，绝缘材料沉积在基板110上以形成中间绝缘层160。

然后，参考图12，诸如光致抗蚀剂的光敏膜可以涂覆在中间绝缘层160上且通过使用光掩模的曝光工艺被图案化以形成如图所示的掩模图案52。掩模图案52可以包括分别位于下导体172、下电极70、源极区域153和漏极区域155上的开口。

然后，参考图13，在各种实施方式中，中间绝缘层160通过使用掩模图案52作为掩模被蚀刻以形成位于下导体172上的孔162a、位于下电极70上的孔166a、位于源极区域153上的孔163a、以及位于漏极区域155上的孔165a。因此，缓冲层111、源极区域153和漏极区域155被暴露。在一些这样的实施方式中，可以使用干蚀刻方法。

然后，参考图14，掩模图案52可以通过诸如灰化的方法被部分地去除以形成如图15所示的减小的掩模图案(减小的光敏图案)52a。灰化可以使用氧基气体。因此，掩模图案52在第三方向d3上的厚度被减小，并且掩模图案52的开口的平面区域变宽或被扩展。因此，中间绝缘层160的上表面的位于中间绝缘层160的孔162a、163a、165a和166a周围的部分被暴露。中间绝缘层160的上表面的通过灰化的掩模图案52暴露的该暴露部分分别以162e、163e、165e和166e表示。

然后，参考图15，在各种实施方式中，不被减小的掩模图案52a覆盖的部分，也就是暴露的部分，通过使用减小的掩模图案52a作为蚀刻掩模被蚀刻。在一些这样的实施方式中，蚀刻程度可以被适当地控制，并且虽然下导体172和下电极70不被掩模图案52a覆盖，但是蚀刻可以对不被减小的掩模图案52a覆盖的半导体层152执行，从而蚀刻工艺不完全穿过半导体层152，并且位于半导体层152下方的下电极70不被暴露。

因此，在各种实施方式中，位于中间绝缘层160的孔162a和166a下方的缓冲层111被蚀刻以在缓冲层111中形成暴露下导体172和下电极70的接触孔112和116，并且位于中间绝缘层160的孔163a和165a下方的半导体层152的至少部分被蚀刻以在半导体层152中形成接触孔113和115。半导体层152可以被全部去除，也就是，完全蚀刻通过；但是，替换地，半导体层152的至少部分也可以保留在接触孔113和115中。半导体层152是否被完全蚀刻通过取决于蚀刻气体的蚀刻速率或选择性，该蚀刻气体在用于缓冲层111和半导体层152的蚀刻工艺的该示范性部分中使用。

不被减小的掩模图案52a覆盖且被暴露的中间绝缘层160也可以与缓冲层111和半导体层152一起蚀刻。因此，暴露缓冲层111的接触孔112和116周围的缓冲层111的接触孔162和166以及暴露半导体层152的接触孔113和115周围的半导体层152的接触孔163和165可以在中间绝缘层160中被形成，如图所示。在接触孔163和165中在不被中间绝缘层160覆盖的半导体层152中，在各种示范性实施方式中位于接触孔113和115周围的半导体层152的上表面的一侧宽度w1(见图1)可以为约0.5μm或更大。然而，在其它实施方式中，w1的值是不同的。半导体层152的上表面的宽度w1可以通过控制在通过由灰化等去除掩模图案52形成减小的掩模图案52a的工艺中被去除的掩模图案52的量而控制。

因此，暴露下导体172的接触孔112和162、暴露下电极70的接触孔116和166、暴露源极区域153的上表面和侧表面的接触孔113和163、以及暴露漏极区域155的上表面和侧表面的接触孔115和165在各种示范性实施方式中形成。当术语在这里被使用时，提及的源极区域153和漏极区域155的上表面指大致平行于基板110的表面方向的表面，提及的侧表面指平行于与基板110的表面方向不同的方向的表面。

如图15所示，半导体层152的接触孔113和115在一些实施方式中可以延伸到缓冲层111的上部的至少部分中，或者在其它实施方式中可以不延伸到缓冲层111。

或者，缓冲层111的位于缓冲层111的接触孔112和116周围且由中间绝缘层160的接触孔162和166暴露的至少部分可以被去除。因此，中间绝缘层160的接触孔162和166可以形成为延伸到缓冲层111的内部。此外，中间绝缘层160的接触孔162和166可以在形成平的侧表面时与缓冲层111的接触孔112和116连接而不形成台阶形状。因此，在一些实施方式中，通过中间绝缘层160的接触孔163和165，半导体层152的上表面可以在例如台阶形状中暴露，或者在一些其它的实施方式中，仅半导体层152的侧表面被暴露，而不暴露其顶表面。在中间绝缘层160的接触孔162、163、165和166中，缓冲层111和半导体层152的蚀刻程度根据用于缓冲层111和半导体层152的蚀刻气体的蚀刻速率或选择性可以是不同的。

在各种示范性实施方式中，诸如具有暴露包括下电极70和下导体172的下导电层的接触孔的实施方式以及具有暴露半导体层152的接触孔的实施方式，连接到位于不同层处的构成元件且具有各种深度的接触孔可以通过使用一个掩模图案52形成，掩模图案52通过一个光掩模形成。因此，晶体管阵列面板的制造成本和制造时间可以被减少并且制造工艺可以被简化，特别是相对于使用多个光掩模的工艺。

此外，不必须使用对缓冲层111和半导体层152具有高选择性的蚀刻气体，使得工艺的难度可以被降低，特别是与其中蚀刻气体必须根据用于构成晶体管/面板的各种元件的材料被选择为具有特别高选择性的工艺相比。

此外，根据本发明的原理形成接触孔有助于保持与其它层接触的半导体层152的控制的容易，从而提高工艺裕度，且改善晶体管tr的特性。具体地，半导体层152的初始厚度可以基本上被保持，并且用于减小半导体层152的在第三方向d3上的厚度的裕度增加。

然后，参考图16a和图1，在各种示范性实施方式中，减小的掩模图案52a被去除，并且导电层被沉积在中间绝缘层160上且图案化以形成包括第一连接部分173和第二连接部分175的上导电层(也见图17)。

图16b示出图16a的一示范性接触孔的放大细节，其包括限定孔的第一部分的第一宽度(例如直径)的第一侧表面1610、限定孔的第二部分的第二宽度(例如直径)的第二侧表面1630、以及底部1640。在该实施方式中，第二宽度优选小于第一宽度。肩部s由连接第一侧表面1610和第二侧表面1630的大体水平的平面表面1620形成。在其它实施方式中，诸如图31b、31c和33b所示，在肩部s被消除的情况下，或者在图31b的移动到下部位置的实施方式的情况下，第一宽度和第二宽度基本上相等。在图33b的实施方式中，第一侧壁和第二侧壁的斜度不同，并且在两个宽度之间的接合部(不连续)处相遇，这不形成肩部。如果斜度基本上相同，则在侧壁之间将没有肩部或者接合部，这将形成基本上连续的表面，诸如图31b的实施方式的上两层中所示以及图31c的实施方式中所示。

然后，参考图17，无机绝缘材料或有机绝缘材料可以沉积在上导电层上，并且可以被图案化以形成包括接触孔185的钝化层180，如图所示。例如，接触孔185可以位于第二连接部分175上且暴露第二连接部分175。钝化层180的上表面可以为基本上平的，如图所示。

然后，根据一示范性实施方式的晶体管阵列面板的详细结构将参考图18至图20以及上面描述的图1至图5被描述。

图18是根据本发明另一示范性实施方式的晶体管阵列面板的部分布局图，并且图19是示出图18的晶体管阵列面板的一部分的一个示例的沿着图18的线a-ai截取的剖面图。

参考图18和图19，晶体管阵列面板的各种示范性实施方式是显示面板，其包括：多个像素px；包括传输栅信号的栅线121和传输数据信号的数据线171的信号线；包括开关半导体层152s和开关栅电极124s、开关源电极173s、开关漏电极175s的开关晶体管qs；以及驱动晶体管qd。在各种实施方式中，前述部件可以位于基板110上。

驱动晶体管qd的结构可以与上述示范性实施方式(们)的晶体管tr的结构相同。因此，更详细的描述被省略否则会不必要的重复。

栅线121可以包括主要在第一方向d1上延伸的部分，并且数据线171可以包括主要在第二方向d2上延伸的部分。栅线121可以位于与上电极124相同的层处，并且数据线171可以位于与下导体172相同的层处。其中其是传输驱动电压的信号线的根据各种示范性实施方式的下导体172可以延伸为与数据线171一样主要在第二方向d2上延长。

在各种示范性实施方式中，开关半导体层152s包括其中开关晶体管qs的沟道可以被形成的沟道区域154s以及分别位于沟道区域154s两侧的开关源极区域153s和开关漏极区域155s。开关半导体层152s例如可以包括金属氧化物、多晶硅或非晶硅，并且可以位于与晶体管qd的半导体层152相同的层处，但不限于这样的配置。

开关源极区域153s和开关漏极区域155s的载流子浓度可以大于开关沟道区域154s的载流子浓度，并且开关源极区域153s和开关漏极区域155s是导电的。

在各种示范性实施方式中，开关栅电极124s通过绝缘层(未示出)重叠开关半导体层152s的沟道区域154s。开关栅电极124s可以与栅线121连接，如图所示，从而接收栅信号。开关栅电极124s可以位于与栅线121相同的层处。

中间绝缘层160还可以包括位于开关源极区域153s上的接触孔163s、位于开关漏极区域155s上的接触孔165s、位于数据线171上的接触孔162s、以及位于上电极124上的接触孔166s，如图所示。

开关源电极173s和开关漏电极175s可以位于与根据上述各种这样的实施方式的第一连接部分173和第二连接部分175相同的层处。开关源电极173s可以通过接触孔162s和163s使数据线171和开关晶体管qs的开关源极区域153s彼此电连接，并且开关漏电极175s可以通过接触孔165s和166s电连接开关晶体管qs的开关漏极区域155s和驱动晶体管qd的上电极124。

在各种示范性实施方式中，驱动晶体管qd的上电极124可以施加有从开关晶体管qs的开关漏极区域155s传输的电压。驱动晶体管qd的第一连接部分173可以连接到驱动电压的下导体172以将驱动电压传输到驱动晶体管qd。

参考图18和图19，包括绝缘材料的钝化层180可以位于第一连接部分173、第二连接部分175、开关源电极173s和开关漏电极175s上，如图所示。因此，在各种示范性实施方式中，钝化层180包括暴露第二连接部分175的接触孔185。钝化层180的上表面除接触孔185之外可以为基本上平的。

像素电极191可以位于钝化层180上。像素电极191可以通过接触孔185连接到驱动晶体管qd的第二连接部分175和漏极区域155，从而接收电压。

像素限定层360可以位于像素电极191和钝化层180上。像素限定层360包括位于像素电极191上的开口365。在像素限定层360的开口365中，发射层370可以位于像素电极191上，并且公共电极270可以位于发射层370上，如图所示。公共电极270可以施加有公共电压。像素电极191、发射层370和公共电极270一起形成有机发光二极管(oled)。

位于像素电极191上的层的结构不限于图中示出的结构。更确切地，该结构可以根据显示设备的种类而不同地改变。

根据图18和图19所示的示范性实施方式的晶体管阵列面板的一个像素px的等效电路在图20中被示出。参考图20，一个像素px包括开关晶体管qs、驱动晶体管qd、电容器cst和有机发光二极管(oled)。

在描绘的实施方式中，开关晶体管qs包括连接到栅线121的控制端、连接到数据线171的输入端、以及连接到驱动晶体管qd的控制端的输出端。开关晶体管qs响应于来自栅线121传输的栅信号将从数据线171传输的数据信号传输到驱动晶体管qd的控制端。

驱动晶体管qd包括连接到传输驱动电压的下导体172的输入端以及连接到有机发光二极管(oled)的输出端。驱动薄膜晶体管qd输出具有取决于在控制端和输出端之间施加的电压的变化幅度的电流。

在描绘的实施方式中，电容器cst连接在驱动晶体管qd的控制端和输入端之间，充电施加到驱动晶体管qd的控制端的数据信号，并且在开关晶体管qs关断后保持该数据信号。

有机发光二极管(oled)通过根据驱动晶体管qd的输出电流改变其强度而显示图像。

开关晶体管qs和驱动晶体管qd可以为n型晶体管，然而至少一个可以为p型晶体管。开关晶体管qs和驱动晶体管qd的沟道类型可以相同或不同。

然后，根据一示范性实施方式的晶体管阵列面板的详细结构将参考图21和图22以及上述的图1至图5被描述。

图21是根据本发明的另一示范性实施方式的晶体管阵列面板的部分布局图，并且图22是示出图21的晶体管阵列面板的一部分的一个示例的沿着图21的线b-bi截取的剖面图。

参考图21和图22，根据各种示范性实施方式的晶体管阵列面板是包括多个像素px的显示面板。传输栅信号的栅线121以及晶体管q可以位于基板110上，如图所示。

晶体管q的结构与上述晶体管tr的示范性实施方式的结构相同。因此，晶体管q的结构的详细描述由于不必要的重复被省略。

栅线121可以包括主要在第一方向d1上延伸的部分，并且可以连接到上电极124，且可以位于与上电极124相同的层处，如图所示。

下导体172可以包括主要在第二方向d2上延伸的部分，并且可以交叉栅线121。下导体172可以为传输数据电压的数据线。

在各种示范性实施方式中，显示面板是液晶显示器的面板，并且具有与上述图1至图5中所示的大部分示范性实施方式相同的剖面，并且包括绝缘材料的钝化层180可以位于第一连接部分173和第二连接部分175上。如图所示，钝化层180包括暴露第二连接部分175的接触孔185。钝化层180的上表面除接触孔185之外可以为基本上平的。

如图所示，像素电极191可以位于钝化层180上。像素电极191可以通过接触孔185连接到晶体管q的第二连接部分175和漏极区域155，从而接收数据电压。

在各种示范性实施方式中，包括多个液晶分子的液晶层3位于像素电极191上，并且面对像素电极191的上层200可以位于液晶层3上。上层200可以包括与基板110不同的分开的基板或绝缘层。此外，上层200可以包括与像素电极191一起向液晶层3产生电场的公共电极(未示出)。或者，公共电极可以位于液晶层3和晶体管q之间。

在与图21和图22所示的实施方式不同的各种实施方式中，下电极70可以省略，并且在一些这样的实施方式中，接触孔166和116可以省略，并且第二连接部分175不连接到下电极70。

然后，根据本发明的另一示范性实施方式的晶体管阵列面板的制造方法将参考图23至图27以及图1至图17描述。

根据图23至图27的示范性实施方式的晶体管阵列面板的制造方法与根据图6至图17描述的示范性实施方式的制造方法的大部分相同，然而，根据图23至图27的示范性实施方式的制造方法相对于通过使用掩模图案52作为掩模去除中间绝缘层160的步骤是不同的。

参考图23，在描绘的实施方式中，中间绝缘层160通过使用掩模图案52作为掩模被去除以形成位于下导体172上的孔162b、位于下电极70上的孔166b、位于源极区域153上的孔163b、以及位于漏极区域155上的孔165b。

孔162b和166b延伸到缓冲层111的内部，从而在描绘的实施方式中凹槽112a和116a可以形成在对应于孔162b和166b的缓冲层111中。也就是，缓冲层111的上部的对应于孔162b和166b的部分可以如图所示地被去除。此外，孔163b和165b延伸到半导体层152的内部，从而凹槽113a和115a可以形成在对应于孔163b和165b的半导体层152中。也就是，半导体层152的上部的对应于孔163b和165b的部分可以如图所示地被去除。

然后，参考图24，在各种示范性实施方式中，掩模图案52通过灰化被部分地去除以形成减小的掩模图案52a。因此，位于中间绝缘层160的孔162b、163b、165b和166b周围的中间绝缘层160的上表面可以如图所示地被暴露。中间绝缘层160的上表面的通过灰化掩模图案52暴露的该暴露部分分别以162f、163f、165f和166f表示。

然后，参考图25，不被减小的掩模图案52a覆盖以被暴露的部分可以通过使用减小的掩模图案52a作为掩模而蚀刻。在这样的一步骤的各种示范性实施方式中，中间绝缘层160的接触孔162a、163a、165a和166a，缓冲层111的接触孔112a和116a，以及半导体层152的接触孔113a和115a被形成。这些接触孔112a、116a、113a、115a、162a、163a、165a和166a与根据图1至图17所示的示范性实施方式的接触孔112、116、113、115、162、163、165和166几乎相同，然而其面积和尺寸可以为不同的。例如，在各种示范性实施方式中，半导体层152的接触孔113a和115a延伸到缓冲层111的内部以在缓冲层111中形成有凹槽，并且在一些这样的实施方式中，缓冲层111的凹槽的深度可以比在图15所示的示范性实施方式中更深。也就是，接触孔113a和115a的深度可以比上述示范性实施方式的深度更深。当术语在这里被使用时，深度指在剖面结构中朝基板110的方向上的长度，也就是在方向d3上的长度。术语深度下面以相同的方式使用。

根据本示范性实施方式的接触孔112a、116a、113a、115a、162a、163a、165a和166a的至少一些的平面区域可以比例如由图17的示范性实施方式所示的接触孔112、116、113、115、162、163、165和166的每个平面区域更宽。

在各种示范性实施方式中，中间绝缘层160的接触孔162a和166a不延伸到缓冲层111，并且因此与所示的实施方式不同，然而，在接触孔162a和166a不延伸到缓冲层111的实施方式中，缓冲层111的上部的对应于中间绝缘层160的接触孔162a和166a的部分可以被蚀刻，从而中间绝缘层160的接触孔162a和166a可以在此后延伸到缓冲层111的内部。同样，在一些实施方式中，中间绝缘层160的接触孔163a和165a不延伸到半导体层152，并且因此与所示的实施方式不同，然而，在这些不同的实施方式中，半导体层152的上部的对应于中间绝缘层160的接触孔163a和165a的部分可以被蚀刻，从而中间绝缘层160的接触孔163a和165a可以在此后延伸到半导体层152的内部。

然后，参考图26，减小的掩模图案52a可以如图所示地被去除。

然后，参考图27，在各种示范性实施方式中，导电层被沉积在中间绝缘层160上且图案化以形成包括第一连接部分173和第二连接部分175的上导电层。

然后，根据一示范性实施方式的晶体管阵列面板的制造方法将参考图28和图29以及图23至图27描述。

根据图28和图29的另外的示范性实施方式的晶体管阵列面板的制造方法与根据图23至图27所示的示范性实施方式的制造方法几乎相同，然而，相对于通过使用减小的掩模图案52a作为蚀刻掩模蚀刻不被减小的掩模图案52a覆盖的部分的步骤，图28和图29的示范性实施方式是不同的。

参考图28，在各种示范性实施方式中，不被减小的掩模图案52a覆盖的部分通过使用减小的掩模图案52a作为掩模被蚀刻。在该步骤中，中间绝缘层160的接触孔162b、163b、165b和166b，缓冲层111的接触孔112b和116b，以及半导体层152的接触孔113b和115b被形成。

接触孔112b、116b、113b、115b、162b、163b、165b和166b与根据图25所示的示范性实施方式的接触孔112a、116a、113a、115a、162a、163a、165a和166a几乎相同，然而，在各种示范性实施方式中，接触孔162b和166b的深度可以不同。在如图所示的蚀刻步骤中，不被减小的掩模图案52a覆盖的中间绝缘层160被去除，并且缓冲层111的位于被去除的中间绝缘层160下方的至少部分被去除，如图28所示，从而延伸到缓冲层111的内部的接触孔162b和166b可以被形成。在一些这样的实施方式中，重叠接触孔162b和166b的缓冲层111在第三方向d3上的厚度可以小于与接触孔162b和166b不重叠的缓冲层111(例如重叠沟道区域154的缓冲层111)在第三方向d3上的厚度。

在各种示范性实施方式中，在形成接触孔162b和166b时，位于被去除的中间绝缘层160下方的半导体层152基本上不被蚀刻。因此，在一些这样的实施方式中，接触孔163b和165b主要形成在中间绝缘层160中。因此，在各种示范性实施方式中，接触孔163b和165b不延伸到半导体层152的内部。在一些这样的实施方式中，在描述的蚀刻步骤中使用的蚀刻气体对缓冲层111和对半导体层152可以具有非常高的蚀刻速率。

因此，在各种示范性实施方式中，半导体层152的接触孔113b和115b可以如实线所表示地延伸到缓冲层111，或者可以替换地如虚线所表示地仅形成在半导体层152中。也就是，在各种示范性实施方式中，半导体层152不被去除，也就是不被完全蚀刻掉，从而半导体层152保留在接触孔113b和115b的底部。

然后，参考图29，在去除减小的掩模图案52a之后，在各种示范性实施方式中，导电层被沉积在中间绝缘层160上，并且可以被图案化以形成包括第一连接部分173和第二连接部分175的上导电层。

然后，根据本发明的另一示范性实施方式的晶体管阵列面板的制造方法将参考图30至图32以及图6至图17描述。

根据图30至图32的示范性实施方式的晶体管阵列面板的制造方法与根据图6至图17中描述的示范性实施方式的制造方法的大部分相同，然而，相对于通过使用减小的掩模图案52a作为蚀刻掩模来蚀刻不被减小的掩模图案52a覆盖且被暴露的部分的步骤，图30至图32的示范性实施方式是不同的。

在图30至图32的另外的示范性实施方式中，不被减小的掩模图案52a覆盖且被暴露的部分通过使用减小的掩模图案52a作为蚀刻掩模被蚀刻以形成接触孔162c、163c、165c和166c以及接触孔113c和115c。在一些这样的实施方式中，对应于中间绝缘层160的接触孔162c、163c、165c和166c的缓冲层111和半导体层152可以被去除。

接触孔162c和166c可以延伸到下导体172和下电极70的上表面。接触孔162c和166c可以形成在中间绝缘层160和缓冲层111中，并且其侧表面可以为基本上平的。

接触孔163c和165c可以延伸到半导体层152的内部或缓冲层111的内部。如图30所示，对应于中间绝缘层160的接触孔163c和165c的半导体层152可以被去除，从而仅半导体层152的侧表面可以被暴露，而不是上表面。在各种示范性实施方式中，接触孔163c和165c形成在中间绝缘层160和半导体层152中，并且侧表面可以基本上是平的。在一些这样的实施方式中，接触孔113c和115c不形成在半导体层152中，但是可以形成在缓冲层111中，并且可以与中间绝缘层160的接触孔163c和165c一起形成台阶形状的侧表面。

在与图30描绘的实施方式不同的各种示范性实施方式中，接触孔113c和115c可以被省略。在一些这样的实施方式中，在中间绝缘层160的接触孔163c和165c中，缓冲层111的上表面可以为基本上平的。

然后，参考图31a，在各种示范性实施方式中，减小的掩模图案52a被去除，并且如图32所示，导电层被沉积在中间绝缘层160上且被图案化以形成如图所示地包括第一连接部分173和第二连接部分175的上导电层。图31b示出图31a的示范性接触孔的放大细节，其包括第一侧表面3110、第二侧表面3120和底部。在该实施方式中，底部具有两个分离的部分3130和3140，其被设置在接触孔中在不同的高度处。部分3130可以形成为大体平的环形表面，并且部分3140是在部分3130之下延伸的凹陷或嵌入物。肩部s由在第二侧表面3120和由底部部分3140形成的嵌入物的顶部之间延伸的大体水平的平面表面形成。因此，在该实施方式中，肩部s的整体被形成在接触孔的底部中。

第一侧表面3110和第二侧表面3120二者具有基本上恒定的斜度。此外，第一侧表面3110的斜度与第二侧表面3120的斜度基本上相同。此外，第一侧表面3110连接到第二侧表面3120，从而由第一侧表面3110和第二侧表面3120形成基本上直的线，该第一侧表面3110和第二侧表面3120不受在限定第一侧表面3110和第二侧表面3120的层之间的过渡部的影响。因此，尽管接触孔的该示范性实施方式的侧壁是大体连续的，但是该示范性接触孔的底部具有台阶形状。

图31c示出图31a的另一示范性接触孔的放大细节，其包括第一侧表面3150、第二侧表面3160和底部3170。与图31b描绘的接触孔的实施方式一样，在该实施方式中，第一侧表面3150和第二侧表面3160二者具有基本上不变的斜度。此外，第一侧表面3150的斜度与第二侧表面3160的斜度基本上相同。此外，第一侧表面3150连接到第二侧表面3160，从而由第一侧表面3150和第二侧表面3160形成基本上直的邻接的线，而没有限定第一侧表面3150和第二侧表面3160的层之间的明显的过渡部。因此，在图31c描绘的接触孔的示范性实施方式中，没有接合孔的分离宽度的肩部，并且在示范性接触孔的底部3170处，底部3170与该层的上表面是邻接的。

然后，根据一示范性实施方式的晶体管阵列面板的制造方法将参考图33a和图34以及图6至图17描述。

根据图33a和图34的再另一示范性实施方式的晶体管阵列面板的制造方法与根据图6至图17描述的示范性实施方式的制造方法的大部分相同，然而，相对于掩模图案52的灰化步骤，在图33a和图34的示范性实施方式中，该步骤可以省略。

图33b示出图33a的示范性接触孔的放大细节，其包括第一侧表面3310、第二侧表面3320和底部3130。在该实施方式中，接合部j存在于第一侧表面3310和第二侧表面3320之间。与一些前述的接触孔的实施方式一样，在图33b描绘的接触孔中，第一侧表面3310和第二侧表面3320二者具有基本上恒定的斜度。然而，第一侧表面3310的斜度与第二侧表面3320的斜度明显不同。此外，第一侧表面3110连接到第二侧表面3120，从而接合部j表示限定第一侧表面3310和第二侧表面3320的层之间的过渡部，从而在接合部j之上的第一侧表面3310的斜度与在接合部j下面的第二侧表面3320的斜度不同。此外，在该实施方式中，底部3330延伸到在第二侧表面3320下面的底层中。

根据各种示范性实施方式，如图13所示，在第一蚀刻之后，不被掩模图案52覆盖的中间绝缘层160和缓冲层111与掩模图案52一起被蚀刻，第一蚀刻用于通过使用掩模图案52作为掩模去除中间绝缘层160以形成位于下导体172上的孔162a、位于下电极70上的孔166a、位于源极区域153上的孔163a、以及位于漏极区域155上的孔165a。在一些这样的实施方式中，与第一蚀刻中使用的蚀刻气体不同成分的蚀刻气体可以被使用。例如，其中氧基气体和氟基气体混合的蚀刻气体可以被使用，并且氧基气体和氟基气体的比率可以适当控制以控制掩模图案52的蚀刻程度。因此，在各种示范性实施方式中，在第一蚀刻中氧基气体的量被控制为高于的氟基气体的量以快速去除掩模图案52而不是中间绝缘层160和缓冲层111，从而对于掩模图案52蚀刻气体的蚀刻速率可以高于对于中间绝缘层160和缓冲层111的蚀刻速率。此外，在各种示范性实施方式中，蚀刻气体对中间绝缘层160和缓冲层111的蚀刻速率可以高于对半导体层152的蚀刻速率。

因此，在各种示范性实施方式中，随着掩模图案52蚀刻为减小的掩模图案52b，在其下方逐渐暴露的中间绝缘层160和缓冲层111逐渐被蚀刻，从而如图33a所示，具有对于基板110的上表面具有平缓倾斜度的侧表面的接触孔162d、166d、112d和116d可以形成在中间绝缘层160和缓冲层111中。

接触孔162d和166d的侧表面的倾斜度和接触孔112d和116d的侧表面的倾斜度可以为类似的。因此，接触孔162d和接触孔112d可以一起基本上形成一个平的侧表面，并且接触孔166d和接触孔116d可以一起基本上形成一个平的侧表面，但是结构的该位置上的几何形状不限于一个基本上平的侧表面。例如，如这里其它地方详细描述地，一些实施方式具有台阶的几何形状。

在各种示范性实施方式中，随着掩模图案52蚀刻为减小的掩模图案52b，逐渐暴露的中间绝缘层160和半导体层152也被逐渐蚀刻，从而如图33a所示，具有对于基板110的表面形成平缓的倾斜度的侧表面的接触孔163d、165d、113d和115d形成在中间绝缘层160和半导体层152中。对于基板110的上表面接触孔163d和165d的侧表面的斜度以及对于基板110的上表面接触孔113d和115d的侧表面的斜度可以取决于蚀刻气体的选择性，并且可以彼此不同。具体地，如图33a所示，形成在半导体层152中的接触孔113d和115d的侧表面的斜度可以比接触孔163d和165d的侧表面的斜度更平缓。对于基板110的上表面半导体层152的接触孔113d和115d的侧表面的内角b可以为约10°，并且可以小于对于基板110的表面半导体层152的接触孔113和115的侧表面的内角a。在其它实施方式中，倾斜角具有不同的值；并且，在其它实施方式中，几何形状也变化。

或者，根据本发明的这些示范性实施方式的晶体管阵列面板的制造方法可以与根据图6至图17所示的示范性实施方式的制造方法不同。如以上在图12中描述地，在中间绝缘层160上形成掩模图案52之后，不仅中间绝缘层160被蚀刻，而且不被掩模图案52覆盖的中间绝缘层160和缓冲层111与掩模图案52一起被蚀刻。在一些这样的实施方式中，可以使用干蚀刻方法。例如，其中氧基气体和氟基气体被混合的蚀刻气体可以被使用，并且氧基气体和氟基气体的比率可以适当控制以控制掩模图案52的蚀刻程度。在示范性实施方式中，氧基气体的量控制为高于氟基气体的量以快速去除掩模图案52而不是中间绝缘层160和缓冲层111，使得蚀刻气体对掩模图案52的蚀刻速率可以控制为高于对中间绝缘层160和缓冲层111的蚀刻速率。

因此，如上所述，在各种示范性实施方式中，随着掩模图案52蚀刻为减小的掩模图案52b，在其下方逐渐暴露的中间绝缘层160和缓冲层111被逐渐蚀刻，从而如图33a所示，对于基板110的表面具有平缓的倾斜度的接触孔162d、166d、112d和116d形成在中间绝缘层160和缓冲层111中，并且对于基板110的表面具有平缓的倾斜度的侧表面的接触孔163d、165d、113d和115d形成在中间绝缘层160和半导体层152中。

然后，参考图34，在各种示范性实施方式中，在去除减小的掩模图案52b之后，导电层沉积在中间绝缘层160上且被图案化以形成包括第一连接部分173和第二连接部分175的上导电层。

根据各种示范性实施方式，尽管对应于接触孔163d和165d的半导体层152的源极区域153和漏极区域155的暴露的上表面基本上不存在，但是半导体层152的侧表面的倾斜度在接触孔113d和115d中对于基板110的表面是平缓的，从而第一连接部分173和第二连接部分175与半导体层152的源极区域153和漏极区域155的接触区域可以变宽，从而降低接触电阻。

然后，根据本发明的再另一示范性实施方式构成的晶体管阵列面板将参考图35以及上述附图描述。

参考图35，在各种示范性实施方式中，根据本示范性实施方式的晶体管阵列面板与根据若干上述示范性实施方式的晶体管阵列面板几乎相同，然而，中间绝缘层160的结构可以不同。因此，中间绝缘层160可以包括包含第一层160a和第二层160b的多层。

包括有机材料的有机层230可以进一步置于中间绝缘层160的第一层160a和第二层160b之间。有机层230可以为例如滤色器。

在各种示范性实施方式中，中间绝缘层160中包括的第一层160a和第二层160b包括接触孔162、163、165、166、162a、163a、165a、166a、162b、163b、165b、166b、162c、163c、165c、166c、162d、163d、165d和166d。在一些这样的实施方式中，其它结构与上述实施方式中相同。因此，为了简洁，将省略其详细描述。

尽管这里已经描述了某些示范性实施方式和实施方案，但是其它的实施方式和修改由该描述将是明显的。因此，本发明构思不限于这样的实施方式，而是限于所附权利要求以及各种明显的修改和等价布置的更宽的范围。

本申请要求享有2016年4月29日提交的韩国专利申请第10-2016-0053466号的优先权及权益，其为了所有目的通过引用在此合并，如同在此充分阐述的一样。