一种功率半导体器件终端结构及功率半导体器件的制作方法

本发明属于半导体技术领域，涉及一种功率半导体器件终端结构及功率半导体器件，尤其涉及一种具有复合钝化膜层的功率半导体器件终端结构及功率半导体器件。

背景技术：

电力电子器件(powerelectronicdevice)又称为功率半导体器件，主要用于电力设备的电能变换和控制电路方面大功率的电子器件(通常指电流为数十至数千安，电压为数百伏以上)。功率半导体器件几乎用于所有的电子制造业，包括计算机领域的笔记本、pc、服务器、显示器以及各种外设；网络通信领域的手机、电话以及其它各种终端和局端设备；消费电子领域的传统黑白家电和各种数码产品；工业控制类中的工业pc、各类仪器仪表和各类控制设备等。除了保证这些设备的正常运行以外，功率器件还能起到有效的节能作用。由于电子产品的需求以及能效要求的不断提高，中国功率器件市场一直保持较快的发展速度。

功率半导体器件的，分类方法很多，种类也很多，包括晶闸管、gto(门极可关断晶闸管)、gtr(电力晶体管)、mosfet(电力场效应晶体管)、igbt(绝缘栅双极晶体管)以及电力二极管等等。其中，如igbt，具有开关速度高，开关损耗小，耐脉冲电流冲击的能力高，通态压降较低，输入阻抗高，电压驱动，驱动功率小等特点。

功率半导体器件通常由成千上万个元胞并联而成的。位于芯片中间位置的元胞可以起到相互保护的作用，击穿电压基本上可以达到平行平面pn结的击穿电压水平。然而，位于芯片边缘位置的元胞由于结的曲率半径小，导致电场集中，碰撞电离就越容易发生，使得击穿电压大大低于体内击穿电压。为此，结的终端结构得到了快速的发展，其主要是采用一些特殊的结构，使得表面最大电场减小并尽可能平坦分布，以满足表面击穿电压要求。

通常现有技术中采用对终端结构表面进行钝化处理来提高上述性能，这些钝化膜层和钝化方案会直接影响着器件的性能参数与可靠性。由于半绝缘多晶硅(sipos)能够有效屏蔽外加电场的作用，确保器件不会发生击穿蠕变和漂移等问题，因而已广泛被选作为功率器件终端结构的钝化膜层。但是半绝缘多晶硅钝化膜也会存在导致器件的漏电流增大的问题，从而影响了器件的可靠性

因此，寻求一种既能减小功率器件表面最大电场，又具备较小漏电流的终端结构是功率半导体器件研究的重点问题，也是领域内诸多一线研究人员广泛关注的焦点之一。

技术实现要素：

有鉴于此，本发明要解决的技术问题在于提供一种功率半导体器件终端结构及功率半导体器件，特别是一种具有复合钝化膜层的功率半导体器件终端结构，本发明提供的具有复合钝化膜层的功率半导体器件终端结构，能够减小功率半导体器件的表面最大电场，而且还能够有效的降低漏电，确保了功率半导体器件的耐压能力，提升了可靠性。

本发明提供了一种功率半导体器件的终端结构，包括基底和设置在基底上表面的复合钝化膜层；

所述复合钝化膜层包括：

复合在所述基底上表面的缓冲层；

复合在所述缓冲层表面的半绝缘多晶硅层；

复合在所述半绝缘多晶硅层表面的防护层。

优选的，所述缓冲层的材料包括氧化硅、氧化钛和氧化铪中的一种或多种；

所述缓冲层的厚度为1～50nm；

所述防护层的材料包括氮化硅、富硅氮化硅和聚酰亚胺中的一种或多种；

所述防护层的厚度为50～200nm；

所述半绝缘多晶硅层的厚度为100～500nm。

优选的，还包括，复合在所述防护层表面的聚合物层；

所述聚合物层的厚度为1～10μm。

优选的，所述基底包括硅材料或掺杂的硅材料；

所述基底的厚度为50～800μm；

所述聚合物层的材料包括聚酰亚胺。

优选的，所述半绝缘多晶硅的氧含量为15％～35％；

所述硅材料包括单晶硅、多晶硅、微晶硅、非晶硅和硅薄膜中的一种或多种；

所述掺杂的硅材料为硼、磷、镓和砷中的一种或多种掺杂的硅材料。

优选的，所述基底上表面具有间隔分布的凹槽的结构；

所述复合钝化膜层具有间隔分布的凹槽的结构。

优选的，所述基底上表面的凹槽为半圆形和/或半椭圆形凹槽；

所述复合钝化膜层的凹槽为倒梯形和/或倒三角形凹槽；

所述基底上表面的凸起与所述缓冲层之间具有氧化硅层。

优选的，所述基底上表面的凹槽经由刻蚀lto薄膜形成；

所述氧化硅层经由化学气相沉积、溅射和原子层沉积法中的一种或多种在所述基底上表面形成；

所述缓冲层经由化学气相沉积、溅射和原子层沉积法中的一种或多种在所述基底上表面形成；

所述半绝缘多晶硅层经由化学气相沉积法在所述缓冲层表面形成；

所述防护层经由化学气相沉积法在半绝缘多晶硅层表面形成。

优选的，所述形成缓冲层的温度为500～800℃；

所述形成半绝缘多晶硅层的温度为600～650℃

所述形成氧化硅层的温度为1000～1200℃。

本发明提供了一种功率半导体器件，包括上述技术方案任意一项所述的功率半导体器件的终端结构。

本发明提供了一种功率半导体器件的终端结构，包括基底和设置在基底上表面的复合钝化膜层；所述复合钝化膜层包括：复合在所述基底上表面的缓冲层；复合在所述缓冲层表面的半绝缘多晶硅层；复合在所述半绝缘多晶硅层表面的防护层。与现有技术相比，本发明针对现有对终端结构表面进行钝化处理方案，影响器件的性能参数与可靠性的缺陷，从制备过程和结构两方面进行综合考虑，认为传统的sipos钝化层在形成过程中，反应气体中的杂质会污染pn结的表面，导致器件的漏电流增大。另一方面，硅衬底与sipos界面态与缺陷也会引起漏电流的增大，严重影响了器件的可靠性。因而，综合上述缺陷进行整体的创造性的改进，提出了用于半导体功率器件的复合钝化膜层，通过在半绝缘多晶硅(sipos)层与基底之间沉积一缓冲层，形成的缓冲层能很高的改善sipos与衬底硅的界面态，从而降低漏电流；再从整体上进行多个膜层的组合，形成了复合钝化膜层，该复合膜层能够有效的降低漏电，确保器件的耐压能力，提升器件的可靠性，且该钝化膜层具备场板结构的功能，能够降低表面最大电场。此外，本发明提出的具有复合钝化膜层的终端结构在制备工艺上简单易行，也不添加额外的工艺，适合规模化大生产。

实验结果表明，本发明提供的功率半导体器件的终端结构在使用过程中，具备场板结构的功能，能够实现器件高的耐压能力，还能有效降低器件的漏电流，维持功率器件稳定的电学性能。

附图说明

图1为本发明提供的终端结构的基底的俯视示意简图；

图2为本发明提供的终端结构的基底的剖面示意简图；

图3为本发明实施例1～3制备的功率半导体器件与无mto层的功率半导体器件的漏电流和电压曲线图。

具体实施方式

为了进一步了解本发明，下面结合实施例对本发明的优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点而不是对本发明专利要求的限制。

本发明所有原料，对其来源没有特别限制，在市场上购买的或按照本领域技术人员熟知的常规方法制备的即可。

本发明所有原料，对其纯度没有特别限制，本发明优选采用分析电子纯、ppm级或半导体技术领域常规的纯度要求。

本发明提供了一种功率半导体器件的终端结构，其特征在于，包括基底和设置在基底上表面的复合钝化膜层；

所述复合钝化膜层包括：

复合在所述基底上表面的缓冲层；

复合在所述缓冲层表面的半绝缘多晶硅层；

复合在所述半绝缘多晶硅层表面的防护层。

本发明对所述功率半导体器件的终端结构的定义和具体选择没有特别限制，以本领域技术人员熟知的功率半导体器件(如igbt器件)的终端结构的定义和具体选择即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。

本发明对所述复合的方式没有特别限制，以本领域技术人员熟知的太阳能电池的常规复合方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合优选为掺杂、沉积、蒸镀、氧化、溅射、溶胶凝胶和刻蚀中的一种或多种，更优选为生长、掺杂、沉积、蒸镀、氧化、溅射、溶胶凝胶或刻蚀。

本发明对所述基底没有特别限制，以本领域技术人员熟知的功率半导体器件的终端结构的基底或衬底即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底优选包括硅材料或掺杂的硅材料，更优选为掺杂的硅材料。

本发明对所述硅材料没有特别限制，以本领域技术人员熟知的基底用硅材料即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述硅材料优选包括单晶硅、多晶硅、微晶硅、非晶硅和硅薄膜中的一种或多种，更优选为单晶硅、多晶硅、微晶硅、非晶硅或硅薄膜，更优选为单晶硅、多晶硅或硅薄膜。

本发明对所述掺杂的硅材料的掺杂材料没有特别限制，以本领域技术人员熟知的基底用掺杂材料即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述掺杂的材质优选包括硼、磷、镓和砷中的一种或多种，更优选为硼、磷、镓或砷。

本发明对所述基底的掺杂类型没有特别限制，以本领域技术人员熟知的功率半导体器件的终端结构的基底的掺杂类型即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的掺杂类型优选为n型或p型。

本发明对所述基底的掺杂浓度没有特别限制，以本领域技术人员熟知的功率半导体器件的终端结构的基底的掺杂浓度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的掺杂浓度优选为10¹⁰～10¹³cm^-3，更优选为10¹¹～10¹³cm^-3，最优选为10¹¹～10¹²cm^-3。

本发明对所述基底的厚度没有特别限制，以本领域技术人员熟知的基底厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的厚度优选为50～800μm，更优选为150～700μm，更优选为250～600μm，最优选为350～500μm。

本发明对所述基底上表面的定义没有特别限制，以本领域技术人员熟知的基底上表面的定义即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的上表面，又为基底的前表面。

本发明对所述基底上表面的结构没有特别限制，以本领域技术人员熟知的功率半导体器件的终端结构的基底上表面的结构即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的上表面优选具有间隔分布的凹槽的结构。本发明对所述间隔的具体大小没有特别限制，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。在本发明中基底的上述结构是从基底的剖面图来进行描述的，而从基底的俯视方向看，基底优选为具有一个或多个沟道环，更优选为具有同心的多个沟道环。本发明对所述多个的数量没有特别限制，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明优选为3～8个，更优选为4～7个，最优选为5～6个。本发明对所述基底上表面的凹槽的具体形状没有特别限制，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底上表面的凹槽优选为半圆形和/或半椭圆形凹槽，更优为半圆形或半椭圆形凹槽。本领域技术人员能够理解，上述凹槽的形状均为剖面结构上呈现的结构，而从俯视方向上，则优选为环形的沟道。

参见图1，图1为本发明提供的终端结构的基底的俯视示意简图。参见图2，图2为本发明提供的终端结构的基底的剖面示意简图。

本发明对所述基底上表面的复合钝化膜层的整体结构没有特别限制，以本领域技术人员熟知的基底上表面的钝化层的整体结构即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底的上表面的复合层优选具有间隔分布的凹槽的结构，更优选具有和基底上表面的凹槽相对应的，间隔分布的凹槽结构。

本发明对所述复合钝化膜层的凹槽的具体形状没有特别限制，以本领域技术人员熟知的基底上表面的钝化层的凹槽的结构即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合钝化膜层的凹槽优选为倒梯形凹槽和/或倒三角形凹槽，更优选为倒梯形凹槽或倒三角形凹槽。本领域技术人员能够理解，上述凹槽的形状均为剖面结构上呈现的结构，而从俯视方向上，则优选为环形的沟道。

本发明所述终端结构，包括基底和设置在基底上表面的复合钝化膜层。本发明为提高终端结构的性能，优选所述基底上表面与所述缓冲层之间具有氧化硅层，更优选所述基底上表面的凸起与所述缓冲层之间具有氧化硅层。

本发明对所述氧化硅层的厚度没有特别限制，以本领域技术人员熟知的基底上表面的氧化硅层的厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述氧化硅层的厚度优选为1～50nm，更优选为5～45nm，更优选为10～40nm，最优选为20～30nm。

本发明对所述氧化硅层的形成方式没有特别限制，以本领域技术人员熟知的基底上表面的氧化硅层的形成方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述基底上表面的氧化硅层的形成方式优选包括化学气相沉积、溅射和原子层沉积中的一种或多种，更优选为化学气相沉积、溅射或原子层沉积。

本发明对所述氧化硅层形成过程的具体参数没有特别限制，以本领域技术人员熟知的氧化硅层的形成参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述氧化硅层的形成温度优选为1000～1200℃，更优选为1050～1150℃，最优选为1080～1120℃。

本发明所述设置在基底上表面的复合钝化膜层包括复合在所述基底上表面的缓冲层。

本发明对所述缓冲层的材质没有特别限制，以本领域技术人员熟知的缓冲层材质即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述缓冲层的材料优选包括氧化硅、氧化钛和氧化铪中的一种或多种，更优选为氧化硅、氧化钛或氧化铪，最优选为氧化硅。

本发明对所述缓冲层的厚度没有特别限制，以本领域技术人员熟知的基底上表面的缓冲层的厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述缓冲层的厚度优选为1～50nm，更优选为5～45nm，更优选为10～40nm，最优选为20～30nm。

本发明对所述缓冲层的形成方式没有特别限制，以本领域技术人员熟知的基底上表面的缓冲层的形成方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合在基底上表面的缓冲层的形成方式，即所述复合，优选包括化学气相沉积、溅射和原子层沉积中的一种或多种，更优选为化学气相沉积、溅射或原子层沉积，最优选为化学气相沉积。

本发明对所述缓冲层形成过程的具体参数没有特别限制，以本领域技术人员熟知的缓冲层的形成参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述缓冲层的形成温度优选为500～800℃，更优选为550～750℃，最优选为600～700℃。特别的，当本发明所述缓冲层由化学气相沉积法形成时，为提高缓冲层的特性以及整体复合钝化膜层的特性，本发明所述缓冲层形成的温度优选为700～800℃，更优选为720～780℃，更优选为730～770℃，最优选为740～760℃。

本发明所述设置在基底上表面的复合钝化膜层包括复合在所述缓冲层表面的半绝缘多晶硅层。

本发明对所述半绝缘多晶硅(sipos)的参数没有特别限制，以本领域技术人员熟知的半绝缘多晶硅的常规参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述半绝缘多晶硅氧含量优选为15％～35％，更优选为18％～32％，更优选为20％～30％，最优选为22％～28％。

本发明对所述半绝缘多晶硅层的厚度没有特别限制，以本领域技术人员熟知的半绝缘多晶硅层的厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述半绝缘多晶硅层的厚度优选为100～500nm，更优选为150～450nm，更优选为200～400nm，最优选为250～350nm。

本发明对所述半绝缘多晶硅层的形成方式没有特别限制，以本领域技术人员熟知的半绝缘多晶硅层的形成方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合在所述缓冲层表面的半绝缘多晶硅层的形成方式，即所述复合，优选为化学气相沉积。

本发明对所述半绝缘多晶硅层形成过程的具体参数没有特别限制，以本领域技术人员熟知的半绝缘多晶硅层的形成参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述半绝缘多晶硅层的形成温度优选为600～650℃，更优选为610～640℃，最优选为620～630℃。特别的，当本发明所述半绝缘多晶硅层由化学气相沉积法形成时，本发明为提高半绝缘多晶硅层的特性以及整体复合钝化膜层的特性，所述半绝缘多晶硅层形成时的反应气体优选为硅烷和笑气。

本发明所述设置在基底上表面的复合钝化膜层包括复合在所述半绝缘多晶硅层表面的防护层。

本发明对所述防护层的材质没有特别限制，以本领域技术人员熟知的防护层材质即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述防护层的材料优选包括氮化硅、富硅氮化硅和聚酰亚胺中的一种或多种，更优选为氮化硅、富硅氮化硅和聚酰亚胺，最优选为氮化硅。

本发明对所述防护层的厚度没有特别限制，以本领域技术人员熟知的防护层的厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述防护层的厚度优选为50～200nm，更优选为70～180nm，更优选为100～150nm，最优选为110～140nm。

本发明对所述防护层的形成方式没有特别限制，以本领域技术人员熟知的防护层的形成方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合在所述半绝缘多晶硅层表面的防护层的形成方式，即所述复合，优选包括化学气相沉积、溅射和原子层沉积中的一种或多种，更优选为化学气相沉积、溅射或原子层沉积，最优选为化学气相沉积。

本发明对所述防护层形成过程的具体参数没有特别限制，以本领域技术人员熟知的半绝缘多晶硅层的形成参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。

本发明为进一步提高终端结构的性能，以及实用性，所述设置在基底上表面的复合钝化膜层优选还包括复合在所述防护层表面的聚合物层。

本发明对所述聚合物层的材质没有特别限制，以本领域技术人员熟知的聚合物层材质即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述聚合物层的材料优选包括聚酰亚胺。

本发明对所述聚合物层的厚度没有特别限制，以本领域技术人员熟知的聚合物层的厚度即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述聚合物层的厚度优选为1～10μm，更优选为2～9μm，更优选为3～8μm，最优选为4～7μm。

本发明对所述聚合物层的形成方式没有特别限制，以本领域技术人员熟知的聚合物层的形成方式即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整，本发明所述复合在所述防护层表面的聚合物层的形成方式，即所述复合，优选包括化学气相沉积、溅射和原子层沉积中的一种或多种，更优选为化学气相沉积、溅射或原子层沉积，最优选为化学气相沉积。

本发明对所述聚合物层形成过程的具体参数没有特别限制，以本领域技术人员熟知的聚合物层的形成参数即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。

本发明还提供一种功率半导体器件，包括上述技术方案任意一项所述的功率半导体器件的终端结构。

本发明对所述功率半导体器件的定义和具体选择没有特别限制，以本领域技术人员熟知的功率半导体器件(如igbt器件)的定义和具体选择即可，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。

本发明上述步骤提供了功率半导体器件的终端结构和功率半导体器件，本发明提出了用于半导体功率器件的复合钝化膜层，通过在半绝缘多晶硅(sipos)层与基底之间沉积一缓冲层，形成的缓冲层能很高的改善sipos与衬底硅的界面态，从而降低漏电流；再从整体上进行多个特定厚度膜层的组合，并结合特定的膜层形成方式，形成了复合钝化膜层，该复合膜层能够有效的降低漏电，确保器件的耐压能力，提升器件的可靠性，且该钝化膜层具备场板结构的功能，能够降低表面最大电场。此外，本发明提出的具有复合钝化膜层的终端结构在制备工艺上简单易行，也不添加额外的工艺，适合规模化大生产。

实验结果表明，本发明提供的功率半导体器件的终端结构在使用过程中，具备场板结构的功能，能够实现器件高的耐压能力，还能有效降低器件的漏电流，维持功率器件稳定的电学性能。

为了进一步说明本发明，以下结合实施例对本发明提供的一种功率半导体器件终端结构及功率半导体器件进行详细描述，但是应当理解，这些实施例是在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制，本发明的保护范围也不限于下述的实施例。

实施例1

在厚度为725微米的第一掺杂类型(n型或p型)硅衬底，形成第二掺杂类型(p型或n型)杂质注入窗口；向第二类型杂质注入推阱，再在硅表面利用pecvd技术，在400℃条件下沉积lto(psg)薄膜。对上述衬底进行光刻，形成lto薄膜刻蚀窗口，并刻蚀去胶。

利用lpcvd技术，在800℃条件下沉积，形成厚度为5nm的mto缓冲层。

利用lpcvd技术，在640℃条件下沉积，形成厚度为450nm的半绝缘多晶硅层。

利用lpcvd技术，在780℃条件下下沉积，形成厚度为180nm的氮化硅薄膜层。

最后利用sol-gel方法，在室温下沉积pi胶与表面，得到功率半导体器件终端结构。

对本发明上述步骤制备的功率半导体器件的终端结构进行性能测试。

对本发明实施例1制备的功率半导体器件的终端结构的上表面和下表面，分别沉积金属电极的方式，制备得到金属-终端结构-金属的电容结构，采用半导体参数仪，进行i-v标准测试，对其进行漏电流与电压检测。参见图3，图3为本发明实施例1～3制备的功率半导体器件与无mto层的功率半导体器件的漏电流和电压曲线图。

由图3可知，本发明的终端结构多层薄膜能够有效的降低器件终端的漏电，从而提升器件的耐压水平。

实施例2

在厚度为725微米的第一掺杂类型(n型或p型)硅衬底，形成第二掺杂类型(p型或n型)杂质注入窗口；向第二类型杂质注入推阱，再在硅表面利用pecvd技术，在400℃条件下沉积lto(psg)薄膜。对上述衬底进行光刻，形成lto薄膜刻蚀窗口，并刻蚀去胶。

利用lpcvd技术，在800℃条件下沉积，形成厚度为10nm的mto缓冲层。

利用lpcvd技术，在640℃条件下沉积，形成厚度为450nm的半绝缘多晶硅层。

利用lpcvd技术，在780℃条件下下沉积，形成厚度为180nm的氮化硅薄膜层。

最后利用sol-gel方法，在室温下沉积pi胶与表面，得到功率半导体器件终端结构。

对本发明上述步骤制备的功率半导体器件的终端结构进行性能测试。

对本发明实施例2制备的功率半导体器件的终端结构的上表面和下表面，分别沉积金属电极的方式，制备得到金属-终端结构-金属的电容结构，采用半导体参数仪，进行i-v标准测试，对其进行漏电流与电压检测。参见图3，图3为本发明实施例1～3制备的功率半导体器件与无mto层的功率半导体器件的漏电流和电压曲线图。

由图3可知，本发明的终端结构多层薄膜能够有效的降低器件终端的漏电，从而提升器件的耐压水平。

实施例3

在厚度为725微米的第一掺杂类型(n型或p型)硅衬底，形成第二掺杂类型(p型或n型)杂质注入窗口；向第二类型杂质注入推阱，再在硅表面利用pecvd技术，在400℃条件下沉积lto(psg)薄膜。对上述衬底进行光刻，形成lto薄膜刻蚀窗口，并刻蚀去胶。

利用lpcvd技术，在800℃条件下沉积，形成厚度为30nm的mto缓冲层。

利用lpcvd技术，在640℃条件下沉积，形成厚度为450nm的半绝缘多晶硅层。

利用lpcvd技术，在780℃条件下下沉积，形成厚度为180nm的氮化硅薄膜层。

最后利用sol-gel方法，在室温下沉积pi胶与表面，得到功率半导体器件终端结构。

对本发明上述步骤制备的功率半导体器件的终端结构进行性能测试。

对本发明实施例3制备的功率半导体器件的终端结构的上表面和下表面，分别沉积金属电极的方式，制备得到金属-终端结构-金属的电容结构，采用半导体参数仪，进行i-v标准测试，对其进行漏电流与电压检测。参见图3，图3为本发明实施例1～3制备的功率半导体器件与无mto层的功率半导体器件的漏电流和电压曲线图。

由图3可知，本发明的终端结构多层薄膜能够有效的降低器件终端的漏电，从而提升器件的耐压水平。

以上对本发明提供的一种具有复合钝化膜层的功率半导体器件终端结构及功率半导体器件进行了详细的介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，包括最佳方式，并且也使得本领域的任何技术人员都能够实践本发明，包括制造和使用任何装置或系统，和实施任何结合的方法。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。本发明专利保护的范围通过权利要求来限定，并可包括本领域技术人员能够想到的其他实施例。如果这些其他实施例具有不是不同于权利要求文字表述的结构要素，或者如果它们包括与权利要求的文字表述无实质差异的等同结构要素，那么这些其他实施例也应包含在权利要求的范围内。