电子封装件及其制法的制作方法

文档序号:15939899发布日期:2018-11-14 02:59阅读:166来源:国知局

本发明关于一种电子封装件,特别是关于一种具有天线结构的电子封装件及其制法。

背景技术

随着近年来可携式电子产品的蓬勃发展,各类相关产品的开发亦朝向高密度、高性能以及轻、薄、短、小的趋势,为此,业界发展出各式整合多功能的封装态样,以期能符合电子产品轻薄短小与高密度的要求。例如,目前无线通讯技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线讯号,其中,平面天线(patchantenna)因具有体积小、重量轻与制造容易等特性而广泛利用在手机(cellphone)、个人数字助理(personaldigitalassistant,简称pda)等电子产品的无线通讯模组中。

图1为现有半导体通讯模组1的剖视示意图。该半导体通讯模组1的制法于一封装基板10的下侧通过多个导电凸块110设置半导体元件11,再以底胶14包覆该些导电凸块110,并于该封装基板10下侧的接点(i/o)100上形成多个焊球13,且于该封装基板10上侧以胶带15贴合一天线基板12,其中,该天线基板12由一有机板体(如印刷电路板)构成,其于上侧形成有金属材质的天线体120,藉以整合天线功能与半导体元件11。

惟,现有半导体通讯模组1中,该天线基板12由一有机板体构成,再以胶带15贴合,故该天线基板12具有极大的厚度h(尚未包含胶带15的厚度),不仅使该半导体通讯模组1难以符合微小化的需求,且使该半导体通讯模组1的天线效能不佳(因厚度会影响天线效能)。

再者,使用该天线基板12会产生公差量的累积,例如,该天线基板12的制作公差、胶带15的制作公差及贴合公差等,且因过多公差量的累积而无法准确控制该半导体通讯模组1的厚度,致使难以达到预期缩小该半导体通讯模组1的目的,因而难以符合产品微小化的需求。

因此,如何克服上述现有技术的种种问题,实已成目前亟欲解决的课题。



技术实现要素:

鉴于上述现有技术的缺失,本发明提供一种电子封装件及其制法,以缩小该电子封装件的厚度且同时提升天线效能。

电子封装件,包括:第一承载结构,其具有相对的第一侧与第二侧;至少一电子元件,其接置于该第一承载结构的第一侧及/或第二侧上;以及封装层,其形成于该第一承载结构的第二侧上,其中,该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体。

本发明还提供一种电子封装件的制法,包括:提供一具有相对的第一侧与第二侧的第一承载结构,且于该第一侧及/或第二侧设有至少一电子元件;以及形成封装层于该第一承载结构的第二侧上,其中,该封装层上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体。

前述的电子封装件及其制法中,该第一承载结构的第二侧形成有对应该第一导体功能的第二导体。

前述的电子封装件及其制法中,该第一承载结构还形成有屏蔽层,例如,该屏蔽层于该第一承载结构的布设面积大于该第二导体于该第一承载结构的布设面积。

前述的电子封装件及其制法中,该封装层还形成于该第一承载结构的第一侧上,以包覆该电子元件。

前述的电子封装件及其制法中,还包括结合多个支撑件于该第一承载结构的第一侧上。

前述的电子封装件及其制法中,还包括堆叠第二承载结构于该第一承载结构的第一侧上。例如,该第二承载结构形成有对应该第一导体功能的第三导体。或者,该第二承载结构还形成有屏蔽层。

另外,前述的电子封装件及其制法中,还包括形成遮蔽体于该封装层与该第一承载结构的侧面上及/或该电子元件上方。

由上可知,本发明的电子封装件及其制法中,主要通过在第一承载结构上形成封装层后,再于该封装层上形成有天线功能的第一导体,以取代现有天线基板及胶带的技术,故能有效缩小该电子封装件的厚度,以符合微小化的需求,且能提升该电子封装件的天线效能。

再者,由于无需使用现有天线基板,因而能避免产生公差量的累积,故相比于现有天线基板及胶带的技术,本发明的制法能准确控制该电子封装件的厚度,以达到预期缩小该电子封装件的目的,因而得以符合产品微小化的需求。

附图说明

图1为现有半导体通讯模组的剖面示意图;

图2a至图2d为本发明的电子封装件的制法的剖面示意图;

图2d’为对应图2d的另一实施例的剖面示意图;

图3a至图3c为对应图2d的其它不同实施例的剖面示意图;以及

图4a及图4b为对应图2d的又一实施例的剖面示意图。

符号说明:

1半导体通讯模组10封装基板

100接点11半导体元件

110,210导电凸块12天线基板

120天线体13焊球

14,24底胶15,25”胶带

2,2’,3a,3b,3c,4a,4b电子封装件

20第一承载结构20’介电体

20a第一侧20b第二侧

20c,26c侧面200,453线路层

201第二导体202第一屏蔽层

203外接垫21,21’第一电子元件

22第二电子元件23,23’,33支撑件

25,25’,35,45,45’第二承载结构

250,350,450电性接触垫26,26’封装层

260凹槽26a第一封装层

26b第二封装层27第一导体

27a第一表面27b第二表面

31,34遮蔽体330铜块

331焊锡材43第三电子元件

451第三导体452第二屏蔽层

h,t厚度。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。

图2a至图2d为本发明的电子封装件2的制法的剖面示意图。

如图2a所示,提供一具有相对的第一侧20a与第二侧20b的第一承载结构20,且于该第一侧20a上接置有至少一第一电子元件21并结合有多个支撑件23。

于本实施例中,该第一承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构,其于介电材上形成多个线路层200,如扇出(fanout)型重布线路层(redistributionlayer,简称rdl)。应可理解地,该第一承载结构20亦可为其它可供承载如芯片等电子元件的承载单元,例如导线架(leadframe),并不限于上述。

此外,于该第一承载结构20的第二侧20b形成有一第二导体201。较佳地,于该第一承载结构20中还形成有一第一屏蔽层(shieldinglayer)202。例如,该第一屏蔽层202于该第一承载结构20的布设面积大于该第二导体201于该第一承载结构20的布设面积。具体地,该第一屏蔽层202可为至少一完整、网状或任意图案的金属薄片(foil),抑或为图案化的导电材,且于该第二导体201与该第一屏蔽层202之间形成有介电体20’,其材质如预浸材(prepreg,简称pp)、聚酰亚胺(polyimide,简称pi)、环氧树脂(epoxy)或玻纤(glassfiber)。

又,该第一电子元件21为主动元件、被动元件或其二者组合等,其中,该主动元件例如为半导体芯片,且该被动元件例如为电阻、电容及电感。例如,该第一电子元件21为半导体芯片,其通过多个如焊锡材料的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200;或者,该第一电子元件21可通过多个焊线(图略)以打线方式电性连接该线路层200;抑或,该第一电子元件21可直接接触该线路层200。然而,有关该第一电子元件21电性连接该第一承载结构20的方式不限于上述。

另外,该支撑件23例如为焊球(solderball),其设于该第一承载结构20的第一侧20a的线路层200的外接垫203上,以电性连接该第一承载结构20。

如图2b所示,将该第一承载结构20透过该支撑件23堆叠结合至一第二承载结构25上。

于本实施例中,该第二承载结构25为金属架,例如导线架(leadframe),其包含多个相分离的电性接触垫250,以供该支撑件23结合至该电性接触垫250。

此外,可选择性地,先将该第二承载结构25设于一胶带(tape)25”上,再将该第一承载结构20结合至该第二承载结构25上。

又,该第一承载结构20堆叠于该第二承载结构25上的方式可依需求为焊接、黏贴(adhering)、超声波(ultrasonic)或其它适当方式,故该支撑件23的构造可依需求设计,并不限于焊球。

如图2c所示,形成一封装层26于该第一承载结构20的第一侧20a及第二侧20b上。之后,移除该胶带25”。

于本实施例中,透过双面模压制程形成该封装层26,其中,形成于该第一侧20a上的封装层定义为第一封装层26a,形成于该第二侧20b上的封装层定义为第二封装层26b,使该第一封装层26a包覆该第一电子元件21与该些支撑件23,且令该些电性接触垫250外露于该第一封装层26a(例如,该些电性接触垫250的下表面齐平该封装层26的下表面),以于该些电性接触垫250的外露表面上形成有如焊球的外接件(图未示),以供接置如电路板的电子装置(图未示)。

此外,形成该封装层26的材质为聚酰亚胺(polyimide,简称pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(moldingcompound)等,但并不限于上述。

如图2d所示,形成一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体27于该第二封装层26b上,且该第一导体27的位置对应该第二导体201的位置,其中,该第一导体27具有相对的第一表面27a与第二表面27b,且该第一表面27a结合该第二封装层26b,而该第二表面27b外露于该第二封装层26b。

于本实施例中,该辐射能量为电磁场,且可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作厚度轻薄的该第一导体27。例如,该第一导体27的制程可先于该第二封装层26b上形成图案化凹槽260,再于该凹槽260中形成导电材以作为该第一导体27;或者,该第一导体27的制程亦可直接于该第二封装层26b上形成图案化导电材(未先形成凹槽),以作为该第一导体27。

此外,如图2d’所示,于图2c的制程中亦可进行单面模压制程,仅于第一承载结构20的第二侧20b上形成封装层26’,使该封装层26’未形成于该第一承载结构20的第一侧20a上,并将底胶24形成于该第一承载结构20的第一侧20a与该第一电子元件21之间以包覆该些导电凸块210。

又,如图2d’所示,于图2a至图2b的制程中,该支撑件23’亦可为绝缘胶、锡膏或导电胶等,且该第二承载结构25’可为半导体结构、绝缘结构或导电结构,并依需求调整该第二承载结构25’的高度。具体地,该第二承载结构25’为导线架(leadframe)、基板(substrate)、芯片、导电框、非导电的框架或其它适当构造等。

另外,为了降低制作成本,该支撑件与该第二承载结构亦可一同制作。例如,可将该支撑件23’形成于该第二承载结构25’上,待制作完成该第一导体27后,再将该结合有支撑件23’的第二承载结构25’堆叠至该第一承载结构20的第一侧20a的外接垫203上。

本发明的制法通过制作该封装层26,26’后,在位于该第一承载结构20的第二侧20b的封装层26,26’上利用各种加工方式形成天线图案的该第一导体27,取代现有天线基板及胶带的技术,故能有效缩小该电子封装件2,2’的厚度,以符合微小化的需求,且能提升该电子封装件2,2’的天线效能。

再者,由于无需使用现有天线基板,因而能避免产生公差量的累积,故相比于现有天线基板及胶带的技术,本发明的制法能准确控制该电子封装件2,2’的厚度,以达到预期缩小该电子封装件2,2’的目的,因而得以符合产品微小化的需求。

又,本发明可利用该第一屏蔽层202防止该第一导体27及/或该第二导体201对该第一电子元件21的串音干扰(crosstalking)、噪音干涉(noiseinterfering)及辐射干扰(radiationinterference)等问题。较佳者,该第一屏蔽层202由多层金属薄片所制成,以强化上述功能。

图3a至图3c为对应图2d的其它不同实施例的剖面示意图。

如图3a所示的电子封装件3a,其包含多个第一电子元件21,21’,且至少其中一第一电子元件21’属于被动元件,并于该第一承载结构20的第二侧20b上接置第二电子元件22。

于本实施例中,该第二电子元件22为主动元件、被动元件或其二者组合等,其中,该主动元件例如为半导体芯片,且该被动元件例如为电阻、电容及电感,故所述的电子元件可依需求设于该第一承载结构20的第一侧20a及/或第二侧20b上。例如,该第二电子元件22直接接触该线路层200;或者,该第二电子元件22以覆晶方式或打线方式电性连接该线路层200。然而,有关该第二电子元件22电性连接该第一承载结构20的方式不限于上述。

此外,该支撑件33为铜核心球(cucoreball),其包含一铜块330与包覆该铜块330的焊锡材331。或者,该支撑件亦可为被动元件,其中,该被动元件为电阻、电容及电感,例如去耦合电容(decouplingcapacitor)。应可理解地,该支撑件可为其它金属材(如针状、柱状等),且于同一封装件中可混合上述各种态样使用。

如图3b所示的电子封装件3b,其依据图3a所示的电子封装件3a,还包含一对应该第一电子元件21位置的遮蔽体31,以作为散热或屏蔽之用。

于本实施例中,可通过溅镀(sputtering)、蒸镀(vaporing)、电镀、化镀或贴膜(foiling)等方式制作该遮蔽体31,且该些电性接触垫250位于该遮蔽体31的周围并与该遮蔽体31相分离。应可理解地,该遮蔽体31亦可连结至少一电性接触垫250。

此外,该遮蔽体31未接触该第一电子元件21,亦即该遮蔽体31与该第一电子元件21之间形成有间隔,如该封装层26或空气缝隙。或者,该遮蔽体31亦可接触(图未示)该第一电子元件21;亦或,该遮蔽体31可通过一结合层(图未示)结合至该第一电子元件21上,其中,该结合层例如为薄膜(film)、环氧树脂或热介面材料(thermalinterfacematerial,简称tim)。

又,该遮蔽体31的高度(厚度)可与该电性接触垫250的高度(厚度)相同或不相同,且可依需求,该遮蔽体31与该电性接触垫250为一体成形,亦即该第二承载结构25包含该遮蔽体31。

另外,如图3c所示的电子封装件3c,该遮蔽体34亦可形成于该封装层26的侧面26c与该第一承载结构20的侧面20c上,甚至延伸至该第二承载结构35上,以作为屏蔽之用。具体地,该电性接触垫350外露于该封装层26的侧面26c,以接触该遮蔽体34,且令该电子封装件3c成为类似四方平面无引脚封装(quadflatno-leads,简称qfn)的结构。

图4a及图4b为对应图2d的又一实施例的剖面示意图。

如图4a所示的电子封装件4a,该第二承载结构45为线路结构,例如,具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构。具体地,该第二承载结构45的构造与该第一承载结构20的构造相同或近似。

于本实施例中,该第二承载结构45形成有多个线路层453、多个用以结合该些支撑件23并电性连接该线路层453的电性接触垫450、及对应该第一导体27功能的第三导体451,且该第二承载结构45亦可形成有电性连接该线路层453的第二屏蔽层452。例如,该第三导体451与该第二屏蔽层452的制程可参考第二导体201与第一屏蔽层202的制程。

此外,如图4b所示的电子封装件4b,该第二承载结构45’上亦可依需求接置第三电子元件43。例如,该第二承载结构45’的构造不同于该第一承载结构20的构造。具体地,该第二承载结构45’未形成第三导体451及第二屏蔽层452,且该第三电子元件43为主动元件、被动元件或其二者组合等,其中,该主动元件例如为半导体芯片,且该被动元件例如为电阻、电容及电感,而有关该第三电子元件43电性连接该第二承载结构45’的线路层453的方式并无特别限制。

又,该第二承载结构45’亦可为具有多个导电硅穿孔(through-siliconvia,简称tsv)的硅中介板(throughsiliconinterposer,简称tsi)。

本发明还提供一种电子封装件2,2’,3a,3b,3c,4a,4b,其包括:一第一承载结构20、至少一第一电子元件21,21’、多个支撑件23,23’,33、一封装层26,26’以及一第二承载结构25,25’,35,45,45’。

所述的第一承载结构20具有相对的第一侧20a与第二侧20b。

所述的第一电子元件21,21’接置于该第一承载结构20的第一侧20a上。

所述的支撑件23,23’,33结合于该第一承载结构20的第一侧20a上。

所述的封装层26,26’形成于该第一承载结构20上,且定义有形成于该第一侧20a上的第一封装层26a及形成于该第二侧20b上的第二封装层26b,其中,该封装层26,26’(第二封装层26b)上设置一可由交变电压、交变电流或辐射变化产生辐射能量的第一导体27。

所述的第二承载结构25,25’,35,45,45’堆叠于该第一承载结构20的第二侧20b上。

于一实施例中,该第一承载结构20的第二侧20b形成有一对应该第一导体27功能的第二导体201,且该第一承载结构20还形成有一第一屏蔽层202,其中,该第一屏蔽层202于该第一承载结构20的布设面积大于该第二导体201于该第一承载结构20的布设面积。

于一实施例中,至少一第二电子元件22设于该第一承载结构20的第二侧20b上。因此,该电子元件可依需求设于该第一承载结构20的第一侧20a及/或第二侧20b上。

于一实施例中,该第一电子元件21,21’电性连接该第一承载结构20的线路层200。

于一实施例中,该封装层26还形成于该第一承载结构20的第一侧20a上(即第一封装层26a),以包覆该第一电子元件21,21’。

于一实施例中,该第二承载结构25,35,45,45’包含有多个结合该些支撑件23,33的电性接触垫250,350,450。

于一实施例中,该第二承载结构45形成有对应该第一导体27功能的第三导体451及第二屏蔽层452。

于一实施例中,该第二承载结构45’上设有至少一第三电子元件43。

于一实施例中,所述的电子封装件3b还包括一设于该第一电子元件21,21’上方的遮蔽体31。

于一实施例中,所述的电子封装件3c还包括一遮蔽体34,形成于该封装层26、该第一承载结构20与该第二承载结构35的侧面上。

综上所述,本发明的电子封装件及其制法,通过在第一承载结构的第二侧的封装层上形成有天线功能的导体,以取代现有天线基板及胶带的技术,故能有效缩小该电子封装件的厚度,以符合微小化的需求,且能提升该电子封装件的天线效能。

此外,由于无需使用现有天线基板,因而能避免产生公差量的累积,故本发明的制法能准确控制该电子封装件的厚度,以达到预期缩小该电子封装件的目的,因而得以符合产品微小化的需求。

上述实施例仅用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改,且前述各实施例的内容可再相互组合应用。因此本发明的权利保护范围,应如权利要求书所列。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1