一种铁电场效应晶体管及其制备方法与流程

本发明属于纳米电子器件领域，具体涉及一种具有缓冲层的低维半导体材料铁电场效应管及制备方法。

背景技术：

铁电场效应晶体管(ferroelectricfieldeffecttransistor,以下简称“fefet”)，由金属栅极，铁电材料薄膜层和半导体导电通道构成，它以铁电材料作为栅极介电层，通过给栅极施加电压，调节铁电薄膜中的电偶极子的极化，实现对沟道材料电阻的调节，使器件处于导通(开态“1”)和截止(关态“0”)，从而实现逻辑存储。铁电场效应晶体管具有快速的读写响应，低功耗及非破坏性读取等优点，是现代逻辑存储器件中不可缺少的一类。

传统的fefet以三维半导体薄膜作为导电沟道，然而随着半导体工业的发展，三维半导体薄膜逐渐接近尺寸极限。与此同时，低维纳米材料的研究迅速发展。与传统三维薄膜相比，低维纳米材料有原子级别的薄膜厚度，因而具有低功耗，快速响应等优势。因此，以低维(lowdimensional)纳米材料代替传统三维半导体薄膜的fefet(以下简称ld-fefet)也得到了广泛的关注和研究。2007年中科院物理所王恩哥等人提出了一种基于半导体纳米材料的铁电场效应晶体管及其制备方法(王恩哥,符汪洋,白雪冬.一种基于半导体纳米材料的铁电场效应晶体管及其制备方法，cn101075636[p].2007.)，主要介绍了以一维半导体材料为导电通道的铁电场效应晶体管；2014年，上海技物所王旭东等提出了一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法(王旭东,王建禄,孟祥建,等.一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法，cn104362252a[p].2015.)。与传统三维半导体铁电场效应管类似，ld-fefet中，导电沟道的电阻随着栅极电压的循环扫描具有滞后回滞，然而在实际研究中经常发现超前滞后(又称反向回滞anti-hysteresis)行为(见cheny,wangx,wangp,etal.optoelectronicpropertiesoffew-layermos2fetgatedbyferroelectricrelaxorpolymer[j].2016.和hongx,hoffmanj,posadasa,etal.unusualresistancehysteresisinn-layergraphenefieldeffecttransistorsfabricatedonferroelectricpb(zr0.2ti0.8)o3[j].appliedphysicsletters,2010,97(97):033114-033114-3.等文献)。这种反向回滞行为通常由于界面陷阱电荷的俘获离化对导电通道电阻的影响大于铁电材料电偶极子的影响导致的，也就是说，在这种具有反向回滞的铁电存储器件中，铁电材料的性能已经完全被掩盖，器件性能主要由陷阱电荷影响。因此，对于由陷阱电荷导致超前回滞的铁电器件，回滞可能不具有非易失性，即使部分器件的反向回滞具有非易失性，也会因为响应迟缓，记忆窗口大小不稳定等问题难以适合实际应用的需要，成为ld-fefet推广应用的最大阻碍之一。

技术实现要素：

针对ld-fefet现有技术中存在的问题，本发明的目的在于提出一种具有缓冲层的ld-fet，从而有效解决ld-fefet中的反向回滞问题，加快ld-fefet推广应用进程。

为实现上述目的，本发明采用不引入电荷陷阱的超薄绝缘缓冲层插层在低维半导体材料与铁电薄膜之间，阻止导电沟道中的载流子注入铁电材料中的电荷陷阱中，从而彻底解决ld-fefet中的反向回滞问题。

本发明的低维半导体材料铁电场效应晶体管从下至上依次分别为衬底(1)和源区(2)、漏区(3)以及位于源区(2)和漏区(3)之间的低维半导体材料导电通道(4)，在低维半导体材料导电通道(4)上设有缓冲层(5)以及铁电栅区(6)和栅极，如图1(a)所示；或者，本发明的低维半导体材料铁电场效应晶体管从下至上依次分别为衬底(1)、栅极(7)、铁电栅区(6)和源区(2)、漏区(3)以及位于源区(2)和漏区(3)之间的低维半导体材料导电通道(4)，如图1(b)所示。源区(2)、漏区(3)和栅极(7)均为几十纳米厚的金属膜，所述缓冲层为表面原子级平整的不引入电荷陷阱的绝缘薄膜，即缓冲层采用没有电荷陷阱或电荷陷阱很少且具有阻隔电荷注入功能的绝缘材料。

进一步，所述缓冲层为50纳米以下的六角晶格氮化硼、二氧化硅、三氧化二铝或氧化铪或有机自组装单分子层。

进一步，所述衬底(1)为热氧化生长sio2的si衬底或者机械剥离的厚度在10纳米与30纳米之间的六角晶格氮化硼(h-bn)与sio2/si的组合。

进一步，所述低维半导体材料可以为一维碳纳米管、石墨烯纳米带，或二维的黑磷、二硫化钼、二硒化钼、二硫化钨、二硒化钨等。

进一步，所述铁电栅区(6)采用厚度为2纳米-500纳米之间的聚偏氟乙烯基有机铁电聚合物(pvdf)或者厚度在50纳米-1000纳米的钛酸钡或锆钛酸铅无机铁电聚合物等铁电材料。

进一步，所述源区(2)和漏区(3)的金属膜优选6纳米厚的铬金属和65纳米厚的金金属薄膜，选择其他任意金属材料作为器件源漏电极以及栅极对本专利核心内容没有影响。

进一步，对于应用于电学方面的器件，所述栅极(7)优选与源区(2)和漏区(3)相同的金属膜；对于应用于光学方面的器件，所述栅极(7)优选12纳米厚的铝金属或者薄层石墨等透光性好的导电材料。

上述具有缓冲层的低维半导体材料铁电场效应晶体管的制备方法，其特征为包含步骤：

1)利用机械剥离或化学生长的办法在衬底上获得低维半导体材料或者利用干式转移法将机械剥离或化学生长获得的低维半导体材料转移到衬底上；

2)将缓冲层利用化学生长的方法或者干式转移的方法制备在低维半导体材料上；

3)利用电子束曝光和电子束镀膜等常规微加工方法制备金属薄膜，获得源区和漏区；

4)利用专利(cn104362252a[p].2015)中所述方法获得p(vdf-trfe)铁电材料薄膜；

5)利用微纳加工掩膜获得栅极图形，并利用蒸镀方法获得金属栅极。

本发明采用不引入电荷陷阱的超薄绝缘缓冲层插层在低维半导体材料与铁电薄膜之间，阻止导电沟道中的载流子注入铁电材料中的电荷陷阱中，从而彻底地解决了低维铁电场效应晶体管中常见的反向回滞问题，且获得了具有良好存储特定的低维非易失性存储器件。本发明将大大推进低维非易失性存储器件的推广应用进程。

附图说明

图1为本发明具有缓冲层的低维半导体材料铁电场效应晶体管的示意图；

图2为本发明具有缓冲层的低维半导体材料铁电场效应晶体管的制备流程图；

图3为本发明具有缓冲层的低维半导体材料铁电场效应晶体管的沟道电导率-存储栅极电压ids-vds转移特性曲线；

图4为本发明具有缓冲层的低维半导体材料铁电场效应晶体管的对照器件：没有缓冲层的低维半导体材料铁电场效应晶体管的沟道电导率-存储栅极电压ids-vds转移特性曲线。

其中，1—衬底；2—源区；3—漏区；4—低维半导体材料导电通道；5—缓冲层；6—铁电栅区；7—栅极。

具体实施方式

下面结合附图对本发明做进一步的详细说明

本发明低维半导体实施例以50纳米以下厚度的h-bn(或者其他不引入电荷陷阱的绝缘层)为缓冲层，以p(vdf-trte)(或其他铁电材料)作为存储栅介质，以15纳米厚的黑磷材料(或其他低维半导体材料)为导电通道，制作了具有缓冲层的基于薄层黑磷的p(vdf-trte)铁电场效应晶体管。

图2为本发明具有缓冲层的低维半导体材料铁电场效应晶体管的制备流程，具体为：

1、将衬底用高纯氮气吹干净，保证表面的清洁度，采用机械剥离的方法获得黑磷薄膜。

其中所述获得低维半导体材料的方法不限于机械剥离，也可以为化学气相沉积等公认的获得低维纳米材料的方法；

2、利用干式转移法将缓冲层50纳米以下的h-bn转移到黑磷薄膜上；

所述干式转移法为将ppc薄膜放置在pdms薄片上，利用此结构在50-60摄氏度温度下将h-bn薄膜粘起，然后将h-bn薄层在光学显微镜帮助下对准放置在黑磷薄膜上，利用150摄氏度温度下使ppc薄膜与pdms薄片分离，然后将整个器件放置在三氯甲烷溶液中常温浸泡半小时以溶解ppc薄膜，再依次放入丙酮溶液和异丙醇溶液中清洗；

所述ppc薄膜为7克固体ppc配比100毫升三氯甲烷制成ppc溶液，再制成薄膜；

3、在黑磷表面旋涂mma/pmma双层胶结构、烘烤、电子束曝光、显影获得源漏电极图形结构；再经过蒸发镀膜蒸镀金属薄膜、溶脱步骤得到源区和漏区；

所述mmp的旋涂参数为4000转/分钟，pmma的旋涂参数为6000转/分钟，每次旋涂之后都在热板上以150摄氏度的温度烘烤10分钟；

所述蒸发镀膜可以为热蒸发镀膜、电子束蒸发镀膜、磁控溅射等微加工镀膜方法；

所述溶脱方法为常温丙酮溶液中浸泡2-3小时；

4、利用专利(cn104362252a[p].2015)中所述方法获得300纳米厚的p(vdf-trfe)铁电材料薄膜。

5、利用微纳加工掩膜获得栅极图形，并利用蒸镀方法获得6纳米厚的铬金属和65纳米厚的金金属薄膜；

所述微加工掩膜可以为光刻和机械掩膜等，所述蒸镀方法可以为热蒸镀或电子束蒸发镀膜，所述金属电极可以为cr/au，也可以为透光性好的al，石墨等。

至此，具有缓冲层的低维铁电场效应晶体管制备完毕。

图3和图4分别是本发明具有缓冲层的低维半导体材料铁电场效应晶体管和与其做对比的没有缓冲层的低维半导体材料铁电场效应晶体管的沟道电导率-存储栅极电压ids-vds转移特性曲线；测试时源漏电极维持vds＝5mv的直流电压，栅极电压循环扫描(从-40v到40v，再从40v回到-40v)。图3中导电通道的电流随着栅极电压的循环扫描呈现滞后回滞现象，这种回滞方向是由于铁电材料中的电偶极子随着栅极电压的滞后极化对导电通道的低维半导体材料的电学掺杂导致的；而对于图4中没有缓冲层的器件，导电通道的电流随着栅极电压的循环扫描呈现超前回滞现象。注意图3与图4的两个器件所用导电沟道为同一片黑磷薄膜，且经历了完全相同的微加工过程，唯一的不同是图3中的器件具有5nm厚的bn缓冲层，图4中的器件没有缓冲层，导电通道的黑磷薄膜与铁电材料p(vdf-trfe)直接接触。这充分说明了本发明的技术效果。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。