一种阵列基板及其制作方法、显示装置与流程

本发明涉及显示技术领域，尤指一种阵列基板及其制作方法、显示装置。

背景技术：

薄膜晶体管-液晶显示器(thinfilmtransistorliquidcrystaldisplay，简称tft-lcd)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

tft-lcd显示面板的制造工艺包括：制造阵列基板和彩膜基板，然后再将阵列基板和彩膜基板进行对位、成盒。典型的tft阵列基板包括基板以及依次位于基板表面上栅极、栅极绝缘层、有源层、位于有源层两侧的漏极和源极、位于有源层、漏极和源极表面上的钝化层、位于钝化层表面的由透明导电层形成的像素电极。

在阵列基板的制作过程中，阵列基板上的布线设计是一项十分重要的内容。其中，在数据线、栅线以及公共电极线等不同层级的膜层之间需要通过过孔实现相互电连接。例如，在钝化层的表面设置有过孔，以使得像素电极与薄膜晶体管的漏极导通，在通过构图工艺形成过孔的过程中，必然进行等离子体干法刻蚀，而刻蚀不可避免的会对薄膜晶体管的漏极表面进行轰击，使漏极表面出现坑洞，造成漏极与像素电极接触电阻偏大，对阵列基板的质量造成不良影响。

技术实现要素：

为了解决上述技术问题，本发明提供了一种阵列基板及其制作方法、显示装置，能够避免透明导电层与漏电极坑洞的表面接触，降低漏电极与像素电极接触电阻，提高阵列基板的质量。

为了达到本发明目的，本发明提供了一种阵列基板，包括：薄膜晶体管和像素电极；

其中，像素电极包括：连接层和透明导电层，所述透明导电层通过所述连接层与所述薄膜晶体管中的漏电极连接。

进一步地，所述连接层设置在薄膜晶体管中的钝化层上，与所述透明导电层的图案相同。

进一步地，所述连接层设置在所述薄膜晶体管中的钝化层过孔中。

进一步地，所述连接层的材料包括：镍、铝或钼。

另外，本发明还提供一种阵列基板制作方法，包括：

在基板上形成薄膜晶体管；

在薄膜晶体管上形成包括连接层和透明导电层的像素电极，其中，所述透明导电层通过连接层与薄膜晶体管中的漏电极连接。

进一步地，所述在薄膜晶体管上形成包括连接层和透明导电层的像素电极，包括：

在薄膜晶体管的钝化层上依次沉积金属薄膜和透明导电薄膜；

通过构图工艺形成包括连接层和透明导电层的像素电极。

进一步地，所述在薄膜晶体管上形成包括连接层和透明导电层的像素电极，包括：

在薄膜晶体管的钝化层过孔中形成连接层；

在形成连接层上的薄膜晶体管上形成透明导电层。

进一步地，在形成连接层上的薄膜晶体管上形成透明导电层包括：

在形成连接层上的薄膜晶体管上沉积透明导电薄膜；

通过构图工艺形成透明导电层。

进一步地，所述连接层的材料包括：镍、铝或钼。

另外，本发明还提供一种显示装置，包括阵列基板。

本发明提供的阵列基板及其制作方法、显示装置，该阵列基板包括：薄膜晶体管和像素电极；其中，像素电极包括：连接层和透明导电层，透明导电层通过连接层与薄膜晶体管中的漏电极连接，通过连接层连接透明导电层和漏电极，避免了透明导电层直接与漏电极直接接触，降低了像素电极与漏电极之间的接触电阻，提高了阵列基板的质量。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例提供的阵列基板的一个结构示意图；

图2为本发明实施例提供的阵列基板的另一结构示意图；

图3为本发明实施例提供的阵列基板制作方法的流程图；

图4(a)为本发明实施例三中所述阵列基板制作方法示意图一；

图4(b)为本发明实施例三中所述阵列基板制作方法示意图二；

图4(c)为本发明实施例三中所述阵列基板制作方法示意图三；

图4(d)为本发明实施例三中所述阵列基板制作方法示意图四；

图4(e)为本发明实施例三中所述阵列基板制作方法示意图五；

图4(f)为本发明实施例三中所述阵列基板制作方法示意图六；

图4(g)为本发明实施例三中所述阵列基板制作方法示意图七；

图4(h)为本发明实施例三中所述阵列基板制作方法示意图八；

图4(i)为本发明实施例三中所述阵列基板制作方法示意图九；

图5(a)为本发明实施例四中所述阵列基板制作方法示意图一；

图5(b)为本发明实施例四中所述阵列基板制作方法示意图二；

图5(c)为本发明实施例四中所述阵列基板制作方法示意图三；

图5(d)为本发明实施例四中所述阵列基板制作方法示意图四。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

实施例一：

图1为本发明实施例提供的阵列基板的一个结构示意图，如图1所示，本发明实施例中提供的阵列基板，包括：薄膜晶体管和像素电极；其中，像素电极包括：连接层21和透明导电层22，透明导电层22通过连接层21与薄膜晶体管中的漏电极152连接。

其中，漏电极的材料包括铝、钨、铬、铜或其他金属，本发明实施例对此不作任何限定。透明导电层的材料为掺锡氧化铟(indiumtinoxide，简称ito)。

其中，薄膜晶体管设置在基板30上，薄膜晶体管包括：有源层11、栅绝缘层12、栅电极13、层间介电层14、源电极151、漏电极152和钝化层16，可以为顶栅结构或者底栅结构，在本发明实施例中对此并不限制。需要说明的是，图1是以顶栅结构为例进行说明的。

具体的，连接层21设置在薄膜晶体管中的钝化层16上，与透明导电层22的图案相同。

其中，连接层21的材料包括：镍、铝、或钼等其他金属，在本发明实施例中，连接层21的材料只要与漏电极152的材料能够互溶扩散即可，本发明不做任何限制。

在本实施例中，若漏电极的材料为铜，则连接层的材料为可以与铜互溶的镍，由于铜的扩散性，漏电极中的铜离子能够扩散至连接层中，使得连接层形成铜-镍合金，一方面，铜-镍合金的电学性能优异，能够满足薄膜晶体管的电学需求，另一方面，透明导电层与铜-镍合金接触，避免了透明导电层与漏电极坑洞的表面接触，降低像素电极与漏电极的接触电阻。

本发明实施例提供的阵列基板，包括：薄膜晶体管和像素电极；其中，像素电极包括：连接层和透明导电层，透明导电层通过连接层与薄膜晶体管中的漏电极连接，通过连接层连接透明导电层和漏电极，避免了透明导电层直接与漏电极直接接触，降低了像素电极与漏电极之间的接触电阻，提高了阵列基板的质量。

实施例二：

图2为本发明实施例提供的阵列基板的另一结构示意图，如图2所示，本发明实施例中提供的阵列基板，包括：薄膜晶体管和像素电极；其中，像素电极包括：连接层21和透明导电层22，透明导电层22通过连接层21与薄膜晶体管中的漏电极152连接。

其中，漏电极152的材料包括铝、钨、铬、铜或其他金属，本发明实施例对此不作任何限定。透明导电层的材料为掺锡氧化铟(indiumtinoxide，简称ito)。

其中，薄膜晶体管设置在基板30上，薄膜晶体管包括：有源层11、栅绝缘层12、栅电极13、层间介电层14、源电极151、漏电极152和钝化层16，可以为顶栅结构或者底栅结构，在本发明实施例中对此并不限制。需要说明的是，图2是以顶栅结构为例进行说明的。

具体的，连接层21设置在薄膜晶体管中的钝化层过孔中。

其中，连接层21的材料包括：镍、铝、或钼等其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明不做任何限制。

在本实施例中，若漏电极的材料为铜，则连接层的材料为可以与铜互溶的镍，由于铜的扩散性，漏电极中的铜离子能够扩散至连接层中，使得连接层形成铜-镍合金，一方面，铜-镍合金的电学性能优异，能够满足薄膜晶体管的电学需求，另一方面，透明导电层与铜-镍合金接触，避免了透明导电层与漏电极坑洞的表面接触，降低像素电极与漏电极的接触电阻。

本发明实施例提供的阵列基板，包括：薄膜晶体管和像素电极；其中，像素电极包括：连接层和透明导电层，透明导电层通过连接层与薄膜晶体管中的漏电极连接，通过连接层连接透明导电层和漏电极，避免了透明导电层直接与漏电极直接接触，降低了像素电极与漏电极之间的接触电阻，提高了阵列基板的质量。

实施例三：

基于实施例一的发明构思，本发明还提供一种阵列基板制作方法，图3为本发明实施例提供的阵列基板制作方法的流程图，阵列基板制作方法具体包括以下步骤：

步骤100、在基板上形成薄膜晶体管。

具体地，基板可以为玻璃基板或塑料基板，本发明实施例对此不作任何限定；进一步地，在形成薄膜晶体管之前，可对基板进行预清洗操作。

其中，薄膜晶体管包括：有源层、栅电极、栅绝缘层、源漏电极、钝化层等，可以为顶栅结构或者底栅结构，在本发明实施例中对此并不限制。

步骤200、在薄膜晶体管上形成包括连接层和透明导电层的像素电极，其中，透明导电层通过连接层与薄膜晶体管中的漏电极连接。

其中，连接层设置在薄膜晶体管中的钝化层上，与透明导电层的图案相同。

其中，连接层的材料包括：镍、铝、或钼等其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明不做任何限制。

具体的，在本发明实施例三中，步骤200包括：

步骤211、在薄膜晶体管的钝化层上依次沉积金属薄膜和透明导电薄膜。

具体的，采用化学气相沉积(chemicalvapordeposition，简称cvd)或物理气相沉积、蒸镀、或溅射等方法在钝化层沉积金属薄膜和透明导电薄膜，本发明对此不作任何限定。

其中，金属薄膜包括：镍、铝、钼或其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明实施例对此不做任何限定。透明导电薄膜为ito薄膜。

步骤212、通过构图工艺形成包括连接层和透明导电层的像素电极。

其中，构图工艺包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。

下面结合图4(a)-图4(i)，进一步地描述本发明实施例提供的阵列基板制作方法，具体说明如下：

步骤301、在基板30上沉积非晶硅层，对非晶硅层进行准分子对非晶硅层进行准分子激光退火处理，使非晶硅层晶化为多晶硅层，通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺使多晶硅层形成有源层11，具体如图4(a)所示。

具体的，在本实施例中，有源层为多晶硅层，采用化学气相沉积(chemicalvapordeposition，简称cvd)方法在基板上沉积非晶硅层，采用准分子激光退火或者固相结晶等方法将非晶硅晶化为多晶硅，之后在通过构图工艺形成所需的多晶硅图案。

步骤302、在有源层11上形成栅绝缘层12并覆盖整个基板30，具体如图4(b)所示。

本发明实施例采用cvd等方法在有源层上沉积栅绝缘层12，进一步地，栅绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。

步骤303、在栅绝缘层12上形成栅电极13，具体如图4(c)所示。

具体的，在栅绝缘层上形成栅电极时，采用物理气相沉积等方法在栅绝缘层上形成一金属薄膜，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在栅绝缘层形成栅电极。

进一步地，金属薄膜可以为铝层、钨层、铬层、铜层或其他金属等，本发明实施例对此不作任何限定。

步骤304、在栅电极13上形成层间介电层14并覆盖整个基板30，具体如图4(d)所示。

具体的，可采用cvd等方法在栅电极上沉积层间介电层，以起到保护栅电极、并隔离栅电极和后续源漏电极的目的；其中，层间介电层可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

步骤305、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在层间介电层14及栅绝缘层12之内形成贯通至有源层11的源极过孔和漏极过孔，具体可如图4(e)所示。

步骤306、形成通过源极过孔、漏极过孔内与有源层11连接的源漏电极，其中，源漏电极包括源电极151和漏电极152，具体可如图4(f)所示。

具体的，在步骤306中，可在具备源极过孔以及漏极过孔的层间介电层14表面沉积一导电材料，并通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺来形成源漏电极。

其中，导电材料可以为铝、钨、铬或其他金属及金属化合物等，本发明实施例对此不作任何限定。

步骤307、在源漏电极上形成钝化层16，具体可如图4(g)所示。

具体的，可采用cvd等方法在源漏电极上沉积钝化层16，并形成钝化层过孔。钝化层16以起到保护源漏电极、并隔离源漏电极和后续像素电极的目的；其中，钝化层可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。

步骤308、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在钝化层16上形成贯通至漏电极的钝化层过孔，具体可如图4(h)所示。

步骤309、在钝化层16上依次沉积金属薄膜210和透明导电薄膜220，具体可如图4(i)所示。

具体的，可采用cvd等方法在钝化层16上沉积金属薄膜210和透明导电薄膜220。

其中，金属薄膜包括：镍、铝、钼等金属，本发明并不对此进行限制，透明导电薄膜为掺锡氧化铟(indiumtinoxide，简称ito)。

步骤310、通过构图工艺形成包括连接层21和透明导电层22的像素电极，具体可如图1所示。

本发明实施例提供的阵列基板制作方法，具体包括：在基板上形成薄膜晶体管；在薄膜晶体管上形成包括连接层和透明导电层的像素电极，其中，透明导电层通过连接层与薄膜晶体管中的漏电极连接，避免了透明导电层直接与漏电极直接接触，降低了像素电极与漏电极之间的接触电阻，提高了阵列基板的质量。

实施例四：

基于实施例二的发明构思，本发明还提供了一种阵列基板制作方法，该阵列基板制作方法具体包括以下步骤：

步骤100、在基板上形成薄膜晶体管。

具体地，基板可以为玻璃基板或塑料基板，本发明实施例对此不作任何限定；进一步地，在形成薄膜晶体管之前，可对基板进行预清洗操作。

其中，薄膜晶体管包括：有源层、栅电极、栅绝缘层、源漏电极、钝化层等，可以为顶栅结构或者底栅结构，在本发明实施例中对此并不限制。

步骤200、在薄膜晶体管上形成包括连接层和透明导电层的像素电极，其中，透明导电层通过连接层与薄膜晶体管中的漏电极连接。

其中，连接层设置在薄膜晶体管中的钝化层过孔中。

其中，连接层的材料包括：镍、铝、钼或其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明不做任何限制。

具体的，在本发明实施例四中，步骤200包括：

步骤221、在薄膜晶体管的钝化层过孔中形成连接层。

该步骤具体包括：在薄膜晶体管钝化层上沉积金属薄膜；通过构图工艺使金属薄膜形成连接层，使得连接层设置在与薄膜晶体管中的钝化层过孔中。

具体的，采用化学气相沉积(chemicalvapordeposition，简称cvd)或物理气相沉积、蒸镀、或溅射等方法在钝化层沉积金属薄膜。其中，构图工艺包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。

其中，金属薄膜包括：镍、铝、钼或其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明实施例对此不做任何限定。

步骤222、在形成连接层上的薄膜晶体管上形成透明导电层。

该步骤具体包括：在形成连接层上的薄膜晶体管上沉积透明导电薄膜；通过构图工艺使透明导电薄膜形成透明导电层。

具体的，采用化学气相沉积(chemicalvapordeposition，简称cvd)或物理气相沉积等方法在薄膜晶体管沉积透明导电薄膜。

其中，透明导电薄膜包括ito薄膜。

下面结合图5(a)-图5(d)，进一步地描述本发明实施例提供的阵列基板制作方法，具体说明如下：

步骤401、在基板30上形成薄膜晶体管，具体可如图5(a)所示。

具体的，在基板上形成薄膜晶体管，可采用实施例三中的步骤301-步骤308实现，在此不再赘述。

薄膜晶体管包括有源层11、栅绝缘层12、栅电极13、层间介电层14、源电极151、漏电极152和钝化层16。

步骤402、在钝化层16上沉积金属薄膜210，具体可如图5(b)所示。

具体的，采用化学气相沉积(chemicalvapordeposition，简称cvd)或物理气相沉积等方法在钝化层沉积金属薄膜。

其中，金属薄膜包括：镍、铝、钼或其他金属，在本发明实施例中，连接层材料只要与漏电极的材料能够互溶扩散即可，本发明实施例对此不做任何限定。

步骤403、通过构图工艺形成连接层21，连接层设置在钝化层过孔中，具体可如图5(c)所示。

其中，构图工艺包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。

步骤404、在形成连接层21上的薄膜晶体管上沉积透明导电薄膜220，具体的可如图5(d)所示。

其中，透明导电薄膜的材料为ito。

步骤405、通过构图工艺形成透明导电层22，具体的可如图2所示。

本发明实施例提供的阵列基板制作方法，具体包括：在基板上形成薄膜晶体管；在薄膜晶体管上形成包括连接层和透明导电层的像素电极，其中，透明导电层通过连接层与薄膜晶体管中的漏电极连接，避免了透明导电层直接与漏电极直接接触，降低了像素电极与漏电极之间的接触电阻，提高了阵列基板的质量。

实施例五：

基于前述实施例的发明构思，本发明实施例五提供了一种显示装置，具体的，显示装置包括本发明实施例一和实施例二提供的阵列基板，其实现原理和实现效果类似，在此不再赘述。

需要说明的是，显示装置可以为液晶显示(liquidcrystaldisplay，简称lcd)面板、电子纸、有机发光二极管(organiclight-emittingdiode，简称oled)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例对比并不做任何限定。需要说明的是，本发明实施例中所述的显示装置可以为扭曲向列(twistednematic，简称tn)模式、垂直(verticalalignment，简称va)模式、平面转换技术(in-planeswitching，简称ips)模式或高级超维厂转换技术(advancesuperdimensionswitch，简称ads)模式，本发明对此不做任何限定。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。