薄膜晶体管及其制作方法与流程

本发明涉及显示面板技术领域，尤其涉及一种薄膜晶体管及其制作方法。

背景技术：

薄膜晶体管液晶显示器(tft-lcd，thinfilmtransistorliquidcrystaldisplay)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，越来越多地被应用于高性能显示领域当中。随着显示器件尺寸逐渐变大，要求显示器件具有更高分辨率和高频驱动性能。因此，要求tft具有高迁移率和高性能。为了提高半导体有源层的电子迁移率，通常采用电子迁移率是非晶硅层迁移率几十倍的半导体氧化物材料，如igzo(indiumgalliumzincoxide，铟镓锌氧化物)作为tft的半导体有源层。现有技术中，采用igzo作为半导体有源层的阵列基板主要有两种，分别为顶栅极igzotft结构和刻蚀阻挡层(esl)igzotft结构。

如图1a所示，为沿基板的法线方向观测，现有技术中顶栅极igzotft结构的示意图，图1b为图1a中的顶栅极igzotft结构的截面示意图。从图1a中可以看出，栅电极11与igzo有源层12部分重叠，漏电极13和源电极14也与igzo有源层12重叠且分别设置于栅电极11的上下两侧，漏电极13和源电极14分别通过甲过孔15、乙过孔16与igzo有源层12连接。由于栅电极11与漏电极13、源电极14没有重叠，所以其产生的寄生电容就很小，因此，顶栅极igzotft结构在显示面板应用领域有着较大的发展前景。

如图2a所示，为沿基板的法线方向观测，现有技术中esligzotft结构的示意图，图2b为图2a中的esligzotft结构的截面示意图。结合图2a和图2b可以看出，igzo有源层22设置在栅电极21的内部，漏电极23和源电极24分别与igzo有源层22重叠并依次设置在igzo有源层22的上部和下部，漏电极23和源电极24分别通过甲过孔25、乙过孔26与igzo有源层22连接。此种tft结构中的esl27用作igzo的保护层，用来防止igzo有源层22受到后制程中金属刻蚀液的影响。该tft结构的电性可以做到非常优秀，所以esligzotft结构在显示面板应用领域同样有着较大的发展前景。

但是，无论是现有技术中的顶栅极igzotft结构还是esligzotft结构，当将其应用到goa电路或其他方面时，均需要将tft沟道的宽度做大，这样就会使得tft占用较大的空间，不利于实现窄边框显示面板的设计。

技术实现要素：

当将薄膜晶体管的沟道宽度做大并将其应用到goa电路或其他方面时，为了避免由于薄膜晶体管尺寸过大而影响窄边框显示面板的设计，本发明提出了一种薄膜晶体管及其制作方法。

本发明提出的薄膜晶体管，设置在基板上，其包括漏电极、源电极、栅电极和有源层，其中，所述漏电极呈梳齿状，所述漏电极包括若干条相互平行设置的第一齿部以及在所述第一齿部的一端将所述第一齿部相互连通的第一干部；所述源电极呈梳齿状，所述源电极包括若干条相互平行设置的第二齿部以及在所述第二齿部的一端将所述第二齿部相互连通的第二干部；所述第一齿部与所述第二齿部相互平行依次交叉设置，所述第一干部与所述第二干部相对设置，所述漏电极通过第一过孔与所述有源层连接，所述源电极通过第二过孔与所述有源层连接。

这种薄膜晶体管，由于漏电极和源电极呈交叉设置的梳齿状，从而使得漏电极和源电极之间的沟道的宽度增大，同时减少了薄膜晶体管的布局尺寸，达到了节省空间的目的。当将其应用在goa电路或其他电路时，有利于实现窄边框显示面板的设计。

作为对薄膜晶体管的进一步改进，所述有源层为铟镓锌氧化物。铟镓锌氧化物的电子迁移率是非晶硅层的几十倍，因此，当使用铟镓锌氧化物作为有源层时，能够大大提高有源层的电子迁移率，使得该薄膜晶体管具有更高分辨率和高频驱动性能。有利于将该薄膜晶体管应用于高性能、大尺寸显示器件。

作为对有源层的进一步改进，当沿所述基板的法线方向观测时，所述有源层包括第一条状，所述第一条状与所述第一齿部的一部分重叠，同时与所述第二齿部的一部分重叠。

这种设置的薄膜晶体管，可以在第一条状与第一齿部的重叠区域设置第一过孔，在第一条状与第二齿部的重叠区域设置第二过孔，从而使第一条状作为漏电极和源电极之间的沟道，这样的沟道宽度大大增加，有利于高分辨率和高频性能，并且有源层的设置并未增大薄膜晶体管的整体尺寸，有利于实现窄边框显示面板的设计。

为了在不改变薄膜晶体管整体尺寸的情况下，进一步增大漏电极和源电极之间的沟道宽度，所述有源层还包括与所述第一条状结合的第二条状，所述第二条状和所述第一条状的结合体与所述源电极或所述漏电极重叠。

当第一条状和第二条状的结合体与源电极重叠时，可以根据需要在源电极的第二齿部和第二干部处均设置第二过孔，从而进一步增大了源电极和漏电极之间沟道的宽度。当第一条状和第二条状的结合体与漏电极重叠时，可以根据需要在漏电极的第一齿部和第一干部处均设置第一过孔，从而进一步增大了源电极和漏电极之间沟道的宽度。

作为对有源层的进一步改进，所述有源层进一步包括与所述第一条状结合的第三条状，所述第三条状与所述第一条状、所述第二条状的结合体与所述漏电极和所述源电极重叠。这样就可以根据需要在漏电极的第一齿部和第一干部处均设置第一过孔，在源电极的第二齿部和第二干部处均设置第二过孔，从而进一步增大了源电极和漏电极之间沟道的宽度。

作为对有源层的进一步改进，当所述第二条状和所述第一条状的结合体与所述源电极重叠时，所述第三条状与所述漏电极重叠；当所述第二条状和所述第一条状的结合体与所述漏电极重叠时，所述第三条状与所述源电极重叠。

作为对该薄膜晶体管的栅电极的进一步改进，所述栅电极呈波形状，并设置在所述漏电极与所述源电极之间的间隙内。这样就能进一步减少薄膜晶体管的布局空间，促进了窄边框显示面板的设计。

作为对栅电极的另一种改进，沿所述基板的法线方向观测，所述有源层的正投影位于所述栅电极的正投影的内部。

本发明同时提出了包含上述特征的薄膜晶体管的制作方法，包括如下步骤：

s11：在基板上制作金属遮光层；

s12：在基板全表面形成缓冲层；

s13：在缓冲层上制作有源层；

s14：在有源层上制作栅极绝缘层；

s15：在栅极绝缘层上制作栅电极；

s16：在基板全表面形成层间介电层，同时在层间介电层上设置有穿过所述层间介电层并将所述有源层暴露出来的第一过孔和第二过孔；

s17：在层间介电层上制作漏电极和源电极，其中，

所述漏电极呈梳齿状，所述漏电极包括若干条相互平行设置的第一齿部以及在所述第一齿部的一端将所述第一齿部相互连通的第一干部；

所述源电极呈梳齿状，所述源电极包括若干条相互平行设置的第二齿部以及在所述第二齿部的一端将所述第二齿部相互连通的第二干部；

所述第一齿部与所述第二齿部相互平行依次交叉设置，所述第一干部与所述第二干部相对设置，所述漏电极通过所述第一过孔与所述有源层连接，所述源电极通过所述第二过孔与所述有源层连接；

s18：在基板全表面制作保护层。

在上述步骤s15中，沿所述基板的法线方向观测，栅电极呈波形状，并设置在所述漏电极与所述源电极之间的间隙内。

在上述步骤s15中，在制作完成栅电极后，采用自动调整的方法对有源层进行导体化。

本发明同时提出了另一种包含上述特征的薄膜晶体管的制作方法，包括如下步骤：

s21：在基板上制作栅电极；

s22：在基板全表面形成栅绝缘层；

s23：在栅绝缘层上制作有源层；

s24：在基板全表面形成刻蚀阻挡层，同时在刻蚀阻挡层上设置有穿过所述刻蚀阻挡层并将所述有源层暴露出来的第一过孔和第二过孔；

s25：在刻蚀阻挡层上制作漏电极和源电极，其中，

所述漏电极呈梳齿状，所述漏电极包括若干条相互平行设置的第一齿部以及在所述第一齿部的一端将所述第一齿部相互连通的第一干部，

所述源电极呈梳齿状，所述源电极包括若干条相互平行设置的第二齿部以及在所述第二齿部的一端将所述第二齿部相互连通的第二干部，

所述第一齿部与所述第二齿部相互平行依次交叉设置，所述第一干部与所述第二干部相对设置，所述漏电极通过所述第一过孔与所述有源层连接，所述源电极通过所述第二过孔与所述有源层连接；

s26：在基板全表面制作保护层。

在上述步骤s23中，沿所述基板的法线方向观测，所述有源层的正投影位于所述栅电极的正投影的内部。

综上所述，本发明提出的薄膜晶体管，由于漏电极和源电极呈交叉设置的梳齿状，从而使得漏电极和源电极之间的沟道的宽度增大，同时减少了薄膜晶体管的布局尺寸，达到了节省空间的目的。当将其应用在goa电路或其他电路时，有利于实现窄边框显示面板的设计。尤其当有源层为铟镓锌氧化物，使得漏电极和源电极之间的沟道的电子迁移率是非晶硅的几十倍，从而使得该薄膜晶体管具有更高分辨率和高频驱动性能。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1a为沿基板的法线方向观测，现有技术中顶栅极igzotft结构的示意

图；图1b为图1a中的顶栅极igzotft结构的截面示意图；

图2a为沿基板的法线方向观测，现有技术中esligzotft结构的示意图；

图2b为图2a中的esligzotft结构的截面示意图；

图3为实施例一中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图4为实施例二中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图5为实施例三中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图6为图5中薄膜晶体管在100处的截面结构示意图；

图7为实施例五中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图8为实施例六中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图9为实施例七中，沿基板法线方向观测时，薄膜晶体管的结构示意图；

图10为图9中薄膜晶体管在200处的截面结构示意图。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。

具体实施方式

以下将结合附图对本发明的内容作出详细的说明，下文中的“上”“下”“左”“右”均为相对于图示方向，不应理解为对本发明的限制。

实施例一：

图3为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图3中可以看出，呈梳齿状的漏电极310包括若干条相互平行设置的第一齿部311，同时还包括在第一齿部311的上端将其相互连通的第一干部312。呈梳齿状的源电极410包括若干条相互平行设置的第二齿部411，同时还包括在第二齿部411的下端将其相互连通的第二干部412。第一齿部311与第二齿部411相互平行依次交叉，且第一干部312和第二干部412相对设置。优选地，第一干部312垂直于第一齿部311设置，第二干部412垂直于第二齿部411设置。

在图3中，第一齿部311包括插入第二齿部411的第一插入部3111，同理，第二齿部411包括插入第一齿部311的第二插入部4111。有源层50包括覆盖第一插入部3111和第二插入部4111的第一条状51。即第一条状51与第一齿部311的一部分重叠，同时与第二齿部411的一部分重叠。如图3所示，第一齿部311的下端以及第二齿部411的上端与第一条状51重叠；即沿基板的法线方向观测，第一条状51的正投影为矩形结构，其中矩形结构的上边和下边恰好分别与第二齿部411的上端以及第一齿部311的下端平齐。在图3所示的结构中，其中的第一插入部3111和第二插入部4111分别为第一齿部311和第二齿部411和第一条状51的重叠部分。

优选地，薄膜晶体管的栅电极40呈波形状，并设置在漏电极310与源电极410之间的间隙内。在实施例中，由于第一条状51呈条状设置，因此第一条状5与设置在漏电极310与源电极410之间的间隙内的栅电极40也有重叠，如图3所示，所述第一条状51与所述栅电极40的中部有重叠。

在本实施例中，为了使漏电极310、源电极410分别与有源层50连接，优选地，在第一插入部3111处设置有使其与有源层50相连接的第一过孔3112，在第二插入部4111处设置有使其与有源层50相连接的第二过孔4112。因此，漏电极310通过第一过孔3112与有源层50的第一条状51连接，源电极410通过第二过孔4112与有源层50的第一条状51连接。

本实施例中的薄膜晶体管，由于第一齿部311和第二齿部411相互交叉，从而减小了薄膜晶体管的布局尺寸，同时增大了漏电极和源电极之间的沟道宽度，有利于高分辨率和高频性能。当将该薄膜晶体管应用于goa电路或其他电路时，有利于实现窄边框显示面板的设计。

优选地，有源层为铟镓锌氧化物。铟镓锌氧化物的电子迁移率是非晶硅层的几十倍，因此，当使用铟镓锌氧化物作为有源层时，能够大大提高有源层的电子迁移率，使得该薄膜晶体管具有更高分辨率和高频驱动性能。有利于将该薄膜晶体管应用于高性能、大尺寸显示器件。

实施例二：

图4为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图4中可以看出，本实施例与实施例一不同的是，本实施例中的有源层50不仅包括第一条状51，还包括第二条状52，第二条状52和第一条状51相结合，两者可以为一体结构，当第二条状52和第一条状51为一体结构时，这样的有源层结构简单，制作方便。当然第一条状51和第二条状52有重叠的部分，但这并不影响该薄膜晶体管的性能。本发明中第一条状51和第二条状52两者共同与源极或漏极有重叠的情况，为了方便描述，现将两者定义为一个结合体，即第二条状52和第一条状51的结合体。如图4所示，第二条状52和第一条状51的结合体与源电极410重叠。

如图4所示，由于有源层50覆盖了源电极的第二齿部411和第二干部412，所以能够在第二齿部411和第二干部412处均设置第二过孔4112，此时第一齿部311与源电极之间的沟道呈“u”型，从而进一步增大了漏电极与源电极之间的沟道宽度，有利于将该薄膜晶体管应用于高性能、大尺寸显示器件。

当然，在本实施例中，也可以设置为第二条状52和第一条状51的结合体与漏电极310重叠，此时，只要在漏电极310的第一齿部311和第一干部312上均设置第一过孔就可以达到相同的技术效果。

实施例三：

图5为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图5中可以看出，本实施例相比于实施例二，有源层50进一步包括第三条状53，第三条状53与第一条状51结合，一种情况下，当第二条状52和第一条状51的结合体与源电极重叠时，第三条状53与漏电极重叠；当第二条状52和第一条状51的结合体与漏电极重叠时，第三条状53与所述源电极重叠，当然也不排除还有其他的组合情况。本发明中第一条状51、第二条状52和第三条状53三者共同与源极和漏极有重叠的情况，为了方便描述，现将三者定义为一个结合体，即第三条状53与第一条状51、第二条状52的结合体。第三条状53与第一条状51、第二条状52的结合体与漏电极310和源电极410重叠。这里的第三条状53与第一条状51也可以存在相互重叠的部分，但这并不影响该薄膜晶体管的功能。当然第三条装53可以与第一条状51为一体结构，即第一条状51、第二条状52和第三条状53可以为一个整个的面，与整个的漏电极310和源电极410，当第一条状部51、第二条状部52和第三条状部53为一体结构时，这样的有源层在增大了源电极和漏电极之间沟道的宽度的基础上，同时该有源层结构简单，制作方便。

在本实施例中，在漏电极310的第一齿部311和第一干部312处均设置有第一过孔3112。这种设置，使得漏电极和源电极之间的沟道呈波状，沟道尺寸进一步增大，进一步提高了该薄膜晶体管的性能。

实施例四：

在本实施例中，将详细介绍实施例一至实施例三中的薄膜晶体管的制作方法。如图6所示，为图5中薄膜晶体管在100处的截面结构示意图。该制作方法如下：

s11：在基板60的全表面上沉积一层金属膜，所用的金属有钼(mo)、钽(ta)、钼钽(mota)、铝(al)等。然后利用照相蚀刻技术形成金属遮光层61。这里的金属遮光层61的厚度优选地约100nm。

s12：采用化学气相沉积法在基板60的全表面形成缓冲层62，缓冲层62的材料优选为硅的氧化物，厚度约300nm。缓冲层62能够为后续形成有源层时提供较好的界面。

s13：在缓冲层62上沉积制作有源层50，有源层50的材料优选为igzo，利用照相蚀刻技术制作有源层50的图案。在这里，有源层50的厚度约为60nm。

s14：在有源层50上制作栅极绝缘层63。在这里，栅极绝缘层63的材料优选为硅的氧化物(siox)，厚度约150nm。

s15：在栅极绝缘层63上制作栅电极40。然后采用自动调整的方法对有源层50进行导体化，即采用已经制成的栅电极40作为掩膜板，对有源层50进行激光导体化。

s16：在全表面形成层间介电层(ild)64，同时在层间介电层64上形成第一过孔3112和第二过孔4112，有源层50在第一过孔3112和第二过孔4112处暴露出来。在这里，层间介电层64的材料优选为siox，厚度约400nm。

s17：在层间介电层上制作漏电极310和源电极410，漏电极310通过第一过孔3112与有源层50连接，源电极410通过第二过孔4112与有源层50连接。

其中，

漏电极320呈梳齿状，漏电极310包括若干条相互平行设置的第一齿部311以及在第一齿部311的一端将第一齿部311相互连通的第一干部312；

源电极410呈梳齿状，源电极410包括若干条相互平行设置的第二齿部411以及在第二齿部411的一端将第二齿部411相互连通的第二干部412；

第一齿部311与第二齿部411相互平行依次交叉设置，第一干部312与第二干412部相对设置，漏电极310通过第一过孔3112与有源层50连接，源电极410通过第二过孔4112与有源层50连接。

s18：在全表面制作保护层65。保护层65的材料优选为siox，厚度约200nm。

其中，有源层50包括第一条状51、第二条状52和第三条状53。漏电极310包括第一齿部311和第一干部312。源电极410包括第二齿部411和第二杆部412。

实施例五：

图7为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图7中可以看出，呈梳齿状的漏电极320包括若干条相互平行设置的第一齿部321，同时还包括在第一齿部321的上端将其相互连通的第一干部322。呈梳齿状的源电极420包括若干条相互平行设置的第二齿部421，同时还包括在第二齿部421的下端将其相互连通的第二干部422。第一齿部321与第二齿部421相互平行依次交叉，且第一干部322和第二干部422相对设置。优选地，第一干部322垂直于第一齿部321设置，第二干部422垂直于第二齿部421设置。

在图7中，第一齿部321包括插入第二齿部421的第一插入部3211，同理，第二齿部421包括插入第一齿部321的第二插入部4211。有源层500包括覆盖第一插入部3211和第二插入部4211的第一条状510。即第一条状510与第一齿部321的一部分重叠，同时与第二齿部421的一部分重叠。在本实施例中，沿基板的法线方向观测，第一条状510的正投影为矩形结构，如图7所示，矩形结构的边超出了第一齿部321的下端和第二齿部421的上端所在的位置。在图7所示的结构中，其中的第一插入部3211和第二插入部4211分别为第一齿部321和第二齿部421和第一条状510的重叠部分。

在本实施例中，沿基板的法线方向观测，有源层500的正投影位于栅电极41的正投影的内部，所以，栅电极41也与第一插入部3211和第二插入部4211重叠。

在本实施例中，为了使漏电极320、源电极420分别与有源层500连接，优选地，在第一插入部3211处设置有使其与有源层500相连接的第一过孔3212，在第二插入部4211处设置有使其与有源层500相连接的第二过孔4212。因此，漏电极320通过第一过孔3212与有源层500的第一条状510连接，源电极420通过第二过孔4212与有源层500的第一条状510连接。

本实施例中的薄膜晶体管，由于第一齿部321和第二齿部421相互交叉，从而减小了薄膜晶体管的布局尺寸，同时增大了漏电极和源电极之间的沟道宽度，有利于高分辨率和高频性能。当将该薄膜晶体管应用于goa电路或其他电路时，有利于实现窄边框显示面板的设计。

优选地，有源层为铟镓锌氧化物。铟镓锌氧化物的电子迁移率是非晶硅层的几十倍，因此，当使用铟镓锌氧化物作为有源层时，能够大大提高有源层的电子迁移率，使得该薄膜晶体管具有更高分辨率和高频驱动性能。有利于将该薄膜晶体管应用于高性能、大尺寸显示器件。

实施例六：

图8为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图8中可以看出，本实施例与实施例五不同的是，本实施例中的有源层500不仅包括第一条状510，还包括第二条状520，其中第二条状520与第一条状510结合，两者可以为一体结构，当第二条状520与第一条状510为一体结构时，这样的有源层结构简单，制作方便。当然第一条状510和第二条状520可以有重叠的部分，但这并不影响该薄膜晶体管的性能。本发明中第一条状510和第二条状520两者共同与源极或漏极有重叠的情况，为了方便描述，现将两者定义为一个结合体，即第二条状520和第一条状510的结合体。如图8所示，第二条状520和第一条状510的结合体与源电极420重叠。同理，本实施例中，沿基板的法线方向观测，有源层500的正投影位于栅电极41的正投影的内部。由于有源层500覆盖了源电极420的第二齿部421和第二干部422，所以能够在第二齿部421和第二干部422处均设置第二过孔4212。如图8所示，本实施例中的第二过孔4212沿源电极420的第二齿部421和第二干部422通长设置。这样就使得第一齿部321与源电极420之间的沟道呈“u”型，从而进一步增大了漏电极与源电极之间的沟道宽度，有利于将该薄膜晶体管应用于高性能、大尺寸显示器件。

当然，在本实施例中，也可以设置为第二条状520与第一条状510的结合体与漏电极320重叠，此时，只要在漏电极320的第一齿部321和第一干部322上均设置第一过孔3212就可以达到相同的技术效果。

实施例七：

图9为本实施例中，沿基板法线方向观测时，薄膜晶体管的结构示意图。从图9中可以看出，本实施例相比于实施例六，有源层500进一步包括第三条状530，本发明中第一条状510、第二条状520和第三条状530三者共同与源极和漏极有重叠的情况，一种情况下，当第二条状520和第一条状510的结合体与源电极重叠时，第三条状530与漏电极重叠；当第二条状520和第一条状510的结合体与漏电极重叠时，第三条状530与所述源电极重叠，当然也不排除还有其他的组合情况。为了方便描述，现将三者定义为一个结合体，即第三条状530与第一条状510、第二条状520的结合体。第三条状530与第一条状510、第二条状520的结合体与漏电极和源电极重叠。当然这里的第三条状530与第一条状510可以为一体结构，也可以存在相互重叠的部分，但这并不影响该薄膜晶体管的功能。当第一条状部510、第二条状部520和第三条状部530为一体结构时，这样的有源层在增大了源电极和漏电极之间沟道的宽度的基础上，同时该有源层结构简单，制作方便。同理，本实施例中，沿基板的法线方向观测，有源层500的正投影位于栅电极41的正投影的内部。

在本实施例中，在漏电极的第一齿部321和第一干部322处均设置有第一过孔3212。本实施例中的第一过孔3212沿源电极的第二齿部321和第二干部322通长设置。这种设置，使得漏电极和源电极之间的沟道呈波状，沟道尺寸进一步增大，进一步提高了该薄膜晶体管的性能。

实施例八：

在本实施例中，将详细介绍实施例五至实施例七中的薄膜晶体管的制作方法。如图10所示，为图9中薄膜晶体管在200处的截面结构示意图。该制作方法如下：

s21：采用照相蚀刻技术，在基板70上制作栅电极41，栅电极41厚度约400nm。

s22：采用化学气相沉积的方法，在基板70全表面形成栅绝缘层73。栅绝缘层73的材料优选为siox，厚度约450nm。

s23：在栅绝缘层73上制作有源层500，有源层500的材料优选为igzo，利用照相蚀刻技术制作有源层500的图案。在这里，有源层500的厚度约为100nm。

s24：在全表面形成刻蚀阻挡层(esl)74，esl层74能够保护有源层500免受在后制程中金属刻蚀液的影响。同时esl层74上设置能将有源层500暴露出来的第一过孔3212和第二过孔4212。在这里，esl层74的材料优选为siox，厚度约100nm。

s25：在刻蚀阻挡层74上制作漏电极320和源电极420，漏电极320通过第一过孔3212与有源层500连接，源电极420通过第二过孔4212与有源层500连接。

其中，

漏电极320呈梳齿状，漏电极320包括若干条相互平行设置的第一齿部321以及在第一齿部321的一端将所述第一齿部321相互连通的第一干部322；

源电极420呈梳齿状，源电极420包括若干条相互平行设置的第二齿部421以及在第二齿部421的一端将第二齿部421相互连通的第二干部422；

第一齿部321与第二齿部421相互平行依次交叉设置，第一干部322与第二干部422相对设置，漏电极320通过第一过孔3212与有源层500连接，源电极420通过第二过孔4212与有源层500连接。

s26：在全表面制作保护层75。保护层75的材料优选为siox，厚度约200nm。

其中，有源层500包括第一条状510、第二条状520和第三条状530。漏电极320包括第一齿部321和第一干部322。源电极420包括第二齿部421和第二干部422。

最后说明的是，以上实施例仅用于说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换。尤其是，只要不存在结构上的冲突，各实施例中的特征均可相互结合起来，所形成的组合式特征仍属于本发明的范围内。只要不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。