一种阵列基板及其制作方法与流程

【技术领域】

本发明涉及显示器技术领域，特别是涉及一种阵列基板及其制作方法。

背景技术：

由于低温多晶硅的电子迁移率优于非晶硅的电子迁移率，从而被广泛地应用在现有的阵列基板中，具体该低温多晶硅(ltps，lowtemperaturepoly-silicon)用于制作阵列基板的薄膜晶体管的半导体层。

目前阵列基板主要采用低成本电阻率较大的金属制作栅极，在阵列基板的制程中通常先制作栅极，再制作低温多晶硅半导体层，但由于低温多晶硅的制程工艺温度较高，容易使得栅极融化，从而使得低成本电阻率较低的金属无法应用在阵列基板中，也即只能使用成本较高且电阻率较大的金属，因而增大了薄膜晶体管的阻抗，导致面板的画面均一性较差。

因此，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。

技术实现要素：

本发明的目的在于提供一种阵列基板及其制作方法，能够提高画面的均一性，以及将ltps技术应用于大尺寸的面板中。

为解决上述技术问题，本发明提供一种阵列基板的制作方法，其包括：

在基板上依次形成缓冲层和非晶硅层，对所述非晶硅层进行激光退火处理以形成多晶硅层；

对所述多晶硅层进行离子掺杂，以形成半导体层；

在所述半导体层上形成第一绝缘层，并通过所述第一绝缘层中的氢作为氢源对所述半导体层进行氢化；其中第一绝缘层的材料包括氮化硅；

在所述第一绝缘层上形成第一金属层，对所述第一金属层进行图形化处理，得到栅极；

在所述第一金属层上形成第二绝缘层；所述第二绝缘层形成有第一过孔，所述第一过孔用于使源极和漏极与所述半导体层连接；

在所述第二绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成所述源极和所述漏极。

在本发明的阵列基板的制作方法中，所述对所述多晶硅层进行离子掺杂，以形成半导体层的步骤包括：

对所述多晶硅层进行第一次图案化处理并进行第一次离子注入，以形成多个沟道区；

对所述多晶硅层进行第二次图案化处理，并进行第二次离子注入，以形成多个重掺杂区；以及进行第三次离子注入，以形成多个轻掺杂区。

在本发明的阵列基板的制作方法中，所述第一次离子注入用于注入b离子，所述第二次离子注入用于注入第一浓度的p离子，所述第三次离子注入用于注入第二浓度的p离子，其中第一浓度大于第二浓度。

在本发明的阵列基板的制作方法中，所述方法还包括：

依次在所述第二金属层上形成平坦层、第一透明导电层、第三绝缘层以及第二透明导电层，所述第三绝缘层上设置有第二过孔，所述第二过孔用于连接所述第二透明导电层与所述漏极。

在本发明的阵列基板的制作方法中，所述第一透明导电层包括公共电极，所述第二透明导电层包括像素电极。

在本发明的阵列基板的制作方法中，所述在基板上形成缓冲层的步骤之前，所述方法还包括：

在所述基板上形成遮光层，在所述遮光层上形成缓冲层。

在本发明的阵列基板的制作方法中，所述缓冲层包括第一缓冲层和第二缓冲层，其中所述第一缓冲层的材料为氮化硅，所述第二缓冲层的材料为氧化硅。

本发明还提供一种阵列基板，其包括：

缓冲层，位于基板上；

半导体层，位于所述缓冲层上；

第一绝缘层，位于所述半导体层上；

第一金属层，位于所述第一绝缘层上，所述第一金属层包括栅极；

第二绝缘层，位于所述第一金属层上；所述第二绝缘层形成有第一过孔，所述第一过孔用于使源极和漏极与所述半导体层连接；

第二金属层，位于所述第二绝缘层上，所述第二金属层包括所述源极和所述漏极。

在本发明的阵列基板中，所述半导体层包括沟道区、重掺杂区以及轻掺杂区，所述沟道区是通过对所述多晶硅层进行第一次图案化处理并进行第一次离子注入得到的，所述重掺杂区是通过对所述多晶硅层进行第二次图案化处理，并进行第二次离子注入得到的；所述重掺杂区是通过第二次图案化处理后的多晶硅层进行第三次离子注入得到的。

在本发明的阵列基板中，所述阵列基板还包括：依次位于所述二金属层上的平坦层、第一透明导电层、第三绝缘层以及第二透明导电层，所述第三绝缘层上设置有第二过孔，所述第二过孔用于连接所述第二透明导电层与所述漏极。

本发明的阵列基板及其制作方法，通过对现有的阵列基板的制作方法进行改进，能够避免金属层受到低温多晶硅的高温制程的影响，从而降低了薄膜晶体管栅极走线的阻抗，进而提高画面的均一性，此外还可以将ltps技术应用于大尺寸的面板中。

【附图说明】

图1为本发明阵列基板的制作方法第一步的结构示意图；

图2为本发明阵列基板的制作方法第二步的结构示意图；

图3为本发明阵列基板的制作方法第三步的结构示意图；

图4为本发明阵列基板的制作方法第四步的结构示意图；

图5为本发明阵列基板的制作方法第五步的结构示意图；

图6为本发明阵列基板的制作方法第六步的结构示意图；

图7为本发明阵列基板的制作方法第七步的结构示意图。

【具体实施方式】

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。

现有的阵列基板的制作方法包括：

s101、在基板上依次沉积一层缓冲层和非晶硅层。

s102、对该非晶硅层进行激光退火处理形成多晶硅层。

具体地，对该非晶硅层进行激光照射，再经过退火处理后，非晶硅结晶形成多晶硅。

s103、对该多晶硅层进行图案化处理后，进行第一次离子注入；再对多晶硅层进行图案化处理，以进行第二次离子注入。

例如，在该多晶硅层上涂布光阻材料，使用掩膜板对该光阻材料进行曝光、显影后，先在沟道对应的位置注入b离子，之后再使用掩膜板对该光阻材料进行曝光、显影后，在重掺杂区域注入较高浓度的p离子。

s104、在经过离子注入后的多晶硅层上依次形成栅极绝缘层和第一金属层，并对该第一金属层进行图案化处理，得到栅极。

s105、对该多晶硅层进行第三次离子注入。

例如，对多晶硅层中的轻掺杂区域注入低浓度的p离子，以形成n型tft。对于面板外围的多晶硅层通过曝光显影定义图形，对该部分的多晶硅层注入b离子，以形成p型tft。

s106、在第一金属层上沉积一层绝缘层，作为极间绝缘层。

例如，该绝缘层的材料为sinx，利用该绝缘层中的氢作为氢源对经过步骤s105处理后的多晶硅层进行活化、氢化后，使得注入的离子与si形成共价键，同时使得绝缘层中的h离子进入薄膜晶体管的沟道中填补沟道中的缺陷。

s107、在极间绝缘层上形成第二金属层、对第二金属层进行图案化处理，得到源极和漏极。

s108、在该第二金属层上依次形成平坦层、第一透明导电层、钝化层以及第二透明导电层。

由于上述步骤105在制程温度较高，如果采用低电阻率的金属材料，容易使得栅极对应的金属层融化，因此面板通常采用高电阻率的金属材料。

请参照图1至7，图1为本发明阵列基板的制作方法第一步的结构示意图。

本发明的阵列基板的制作方法包括以下步骤：

s201、在基板上依次沉积一层缓冲层和非晶硅层。

例如，如图1所示，在基板11上依次形成第一缓冲层13和第二缓冲层14以及非晶硅层15’。也即所述缓冲层包括第一缓冲层13和第二缓冲层14，其中所述第一缓冲层13的材料为氮化硅，所述第二缓冲层14的材料为氧化硅。

为了降低沟道中的热载流子效应，该步骤可以包括：

s2011、在所述基板11上形成遮光层12，在所述遮光层12上形成第一缓冲层13。

结合图2，该遮光层12的材料为不透光材料。该遮光层12包括多个遮光部121，该遮光部121的位置与沟道151的位置对应。

s202、对该非晶硅层进行激光退火处理形成多晶硅层。

例如，对该非晶硅层15’进行激光照射，再经过退火处理后，使得非晶硅结晶形成多晶硅。

s203、对所述多晶硅层进行离子掺杂，以形成半导体层15。

该步骤可以包括：

s2031、对所述多晶硅层进行第一次图案化处理并进行第一次离子注入，以形成多个沟道区；

s2032、对所述多晶硅层进行第二次图案化处理，并进行第二次离子注入，以形成重掺杂区；以及进行第三次离子注入，以形成轻掺杂区。

例如，在该多晶硅层上涂布光阻材料，使用掩膜板对该光阻材料进行曝光、显影后，如图2所示，先在沟道区151对应的位置注入b离子，用于调整tft阈值电压。之后在重掺杂区153注入较高浓度的p离子，再在轻掺杂区152注入低浓度的p离子，注入低浓度的p离子用于制作ldd，以减少热载流子效应，防止tft的漏电过高，经过上述步骤后形成n型tft。图中黑色部分表示重掺杂区153，灰色部分表示轻掺杂区152，白色部分表示沟道区151。

也即所述第一次离子注入用于注入b离子，所述第二次离子注入用于注入第一浓度的p离子，所述第三次离子注入用于注入第二浓度的p离子，其中第一浓度大于第二浓度。

对于面板外围的多晶硅层通过曝光、显影后，对该部分的多晶硅层注入b离子，以形成p型tft。

s204、在所述半导体层上形成第一绝缘层16，并通过所述第一绝缘层16中的氢作为氢源对所述半导体层15进行氢化。

例如，如图3所示，在所述半导体层15上沉积绝缘材料，其中绝缘材料包括氮化硅，以形成第一绝缘层16。在一实施方式中，该第一绝缘层16为单层结构，其材料为氮化硅。在一实施方式中，该第一绝缘层16为多层结构，其包括位于半导体层15上的氧化硅层和位于氧化硅层上的氮化硅层。

之后，以所述氮化硅层中的氢作为氢源对所述半导体层进行活化、氢化后，使得半导体层15中注入的离子与si形成共价键，同时使得第一绝缘层中的h离子进入薄膜晶体管的沟道中填补沟道中的缺陷，防止沟道中缺陷和悬空键数量较多影响tft的性能。

s205、在所述第一绝缘层上形成第一金属层，对所述第一金属层进行图形化处理，得到栅极；

例如，如图4所示，在该第一绝缘层16上形成第一金属层17，并通过带有图形的掩膜板，对所述第一金属层17进行曝光显影、刻蚀后形成栅极171以及扫描线，栅极171和扫描线以外的第一金属层在制程过程中被刻蚀掉。

s206、在所述第一金属层上形成第二绝缘层。

结合图5和6，该第二绝缘层18用于隔离第一金属层17和第二金属层19。所述第二绝缘层18形成有第一过孔，所述第一过孔用于使所述源极191和所述漏极192与所述半导体层15连接。

s207、在所述第二绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成源极和漏极。

例如，如图6所示，在第二绝缘层18上形成第二金属层19，对所述第二金属层19进行曝光显影、刻蚀后形成源极191和漏极192以及数据线，漏极191、源极192以及数据线以外的第二金属层在制程过程中被刻蚀掉。

s208、依次在所述第二金属层上形成平坦层、第一透明导电层、第三绝缘层以及第二透明导电层。

例如，如图7所示，依次在所述第二金属层19上形成平坦层20、第一透明导电层21、第三绝缘层22以及第二透明导电层23。

所述第三绝缘层22上设置有第二过孔，所述第二过孔用于连接所述第二透明导电层23与所述漏极192。

所述第一透明导电层21包括公共电极，所述第二透明导电层23包括像素电极。

如图7所示，本发明实施例还提供一种阵列基板其包括：缓冲层13、14、半导体层15、第一绝缘层16、第一金属层17、第二绝缘层18、第二金属层19；此外还包括平坦层20、第一透明导电层21、第三绝缘层22以及第二透明导电层23。

该缓冲层位于基板11上，其包括第一缓冲层13和第二缓冲层14。半导体层15位于所述第二缓冲层14上；第一绝缘层16位于所述半导体层15上；第一金属层17位于所述第一绝缘层16上，所述第一金属层17包括栅极171；第二绝缘层18位于所述第一金属层17上；所述第二绝缘层18形成有第一过孔，所述第一过孔用于使所述源极和所述漏极与所述半导体层连接；第二金属层19位于所述第二绝缘层18上，所述第二金属层19包括源极191和漏极192。此外，平坦层20、第一透明导电层21、第三绝缘层22以及第二透明导电层23依次位于第二金属层19上。所述第三绝缘层22上设置有第二过孔，所述第二过孔用于连接所述第二透明导电层23与所述漏极192。

所述第一透明导电层21包括公共电极，所述第二透明导电层23包括像素电极。

本发明的阵列基板及其制作方法，通过对现有的阵列基板的制作方法进行改进，能够避免金属层受到低温多晶硅的高温制程的影响，因而可以采用低电阻率的金属材料，从而降低了薄膜晶体管的栅极走线的阻抗；当阻抗降低时，还可以提高画面的均一性，进而提高显示效果，此外还可以将ltps技术应用于大尺寸的面板中。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。