静电释放箝位电路的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种静电释放(esd)箝位电路。

背景技术：

如图1所示，是现有静电释放箝位电路的电路图，现有静电释放箝位电路包括：静电侦测电路101和静电释放电路102。

所述静电侦测电路101设置在芯片的io端口和地之间，用于侦测io端口出现的静电；图1中io端口的电压用vddio表示。

所述静电侦测电路101包括串联在io端口和地之间的电阻r101和电容c101，电阻r101和电容c101的连接处形成侦测电压v101，侦测电压v101之后通过三个反相器后形成输出信号即静电释放信号esdsignal。图1中三个反相器都为cmos反相器，第一个cmos反相器由nmos管mn101和pmos管mp101组成，第二个cmos反相器由nmos管mn102和pmos管mp102组成，第三个cmos反相器由nmos管mn103和pmos管mp103组成。

静电释放电路102由静电释放晶体管组成，图1中静电释放晶体管为nmos管mn104，nmos管mn104连接在所述io端口和地之间，即nmos管mn104的源极接地、漏极接所述io端口。

nmos管mn104在静电释放事件发生时导通并用于释放静电，在芯片正常工作时关闭，为了满足进行静电释放的需要，nmos管mn104的尺寸较大，相对于图1中3各反相器的各晶体管，nmos管mn104为大尺寸的nmos管即bignmos管。

图1中，bignmos管即nmos管mn104是静电释放的主要器件。当静电侦测电路101侦测到静电释放脉冲时，bignmos栅极上的静电释放信号esdsignal处于“1”状态，bignmos被触发开启，释放esd电流。当电路处于正常工作状态的时候，bignmos栅极上的静电释放信号处于“0”状态，bignmos被关闭，电路消耗关态电流(ioff)，由于nmos管mn104为bignmos管，关态电流的值也会较大。而且现在许多产品对整个芯片的静电释放要求越来越高，那么在电源和地之间放置的静电释放钳位电路越来越多，这就导致了整个芯片当中由静电释放钳位电路消耗的功耗越来越高。

技术实现要素：

本发明所要解决的技术问题是提供一种静电释放箝位电路，能减少功耗。

为解决上述技术问题，本发明提供的静电释放箝位电路包括：静电侦测电路，静电释放电路和电荷泵。

所述静电侦测电路设置在芯片的io端口和地之间，用于侦测io端口处的静电。

所述静电释放电路包括第一静电释放晶体管，所述第一静电释放晶体管连接在所述io端口和地之间。

所述电荷泵的输出端和所述第一静电释放晶体管的栅极连接；所述静电侦测电路的输出端连接所述电荷泵的输入端。

所述静电侦测电路的输出端还连接第一开关的控制端，所述第一开关连接在所述io端口和所述第一静电释放晶体管的栅极之间。

在静电释放事件出现的状态下，所述静电侦测电路侦测到所述io端口出现的静电，所述静电侦测电路的输出端的信号使所述电荷泵停止工作以及将所述第一开关打开，所述第一静电释放晶体管的栅极连接io端口并在io端口电压的控制下导通，从而将所述io端口的静电释放到地。

在芯片正常工作状态下，所述io端口未出现的静电，所述静电侦测电路的输出端的信号使所述电荷泵工作以及将所述第一开关关闭，所述第一静电释放晶体管的栅极断开和所述io端口的连接且所述电荷泵的输出电压连接到所述第一静电释放晶体管的栅极，所述电荷泵的输出电压使所述第一静电释放晶体管处于深关闭状态，从而减少所述第一静电释放晶体管在关闭状态下的漏电。

进一步的改进是，所述第一静电释放晶体管为一nmos管，所述第一静电释放晶体管的尺寸满足在静电释放事件出现的状态下进行静电释放的要求。

所述电荷泵为负压电荷泵，所述电荷泵的输出电压为负压。

进一步的改进是，所述静电释放电路还包括第二静电释放晶体管。

所述第二静电释放晶体管也为一nmos管，所述第二静电释放晶体管的尺寸满足在静电释放事件出现的状态下进行静电释放的要求。

所述第一静电释放晶体管的源极接地，所述第一静电释放晶体管的漏极连接所述第二静电释放晶体管的源极。

所述第二静电释放晶体管的漏极通过第二开关连接到所述io端口，所述第二静电释放晶体管的漏极通过第三开关连接到所述芯片的内部电压源。

在静电释放事件出现的状态下，所述第二开关导通以及所述第三开关关闭，使得所述io端口的静电通过串联的所述第二静电释放晶体管和所述第一静电释放晶体管释放到地。

在芯片正常工作状态下，所述第二开关关闭以及所述第三开关导通，所述第二静电释放晶体管将所述芯片的内部电压源连接到所述第一静电释放晶体管的漏极，利用所述芯片的内部电压源电压小于所述io端口电压的特点降低所述第一静电释放晶体管的漏极和栅极的电压差，从而降低所述第一静电释放晶体管的栅诱导漏极漏电(gidl)。

进一步的改进是，所述静电侦测电路包括第一电阻、第一电容、第一反相器和第二反相器。

所述第一电阻的第一端连接所述io端口，所述第一电阻的第二端连接所述第一电容的第一端，所述第一电容的第二端接地。

所述第一电阻的第二端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端作为所述静电侦测电路的输出端。

进一步的改进是，所述第一反相器为cmos反相器，所述第二反相器为cmos反相器。

进一步的改进是，所述第一开关为一pmos管，所述第一开关的栅极连接所述静电侦测电路的输出端，所述第一开关的源极连接所述io端口，所述第一开关的漏极连接所述第一静电释放晶体管的栅极。

进一步的改进是，所述第二开关为一pmos管，所述第二开关的栅极连接所述静电侦测电路的输出端，所述第二开关的源极连接所述io端口，所述第二开关的漏极连接所述第二静电释放晶体管的栅极。

进一步的改进是，所述第三开关为一pmos管，所述第三开关的栅极连接所述静电侦测电路的输出端的信号的反相信号，所述第三开关的源极连接所述芯片的内部电压源，所述第三开关的漏极连接所述第二静电释放晶体管的栅极。

进一步的改进是，所述芯片包括一个以上的电源域，各所述电源域的io端口环上包括多个芯片子模块，同一所述电源域中设置一个所述静电侦测电路和一个所述电荷泵且将所述静电侦测电路和所述电荷泵作为一个整体模块设置在同一个所述芯片子模块中，在同一所述电源域的各所述芯片子模块中都设置一个所述静电释放电路，在同一所述电源域中，所述静电侦测电路的输出端的信号和所述电荷泵的输出电压都全局信号并送给同一所述电源域的各所述芯片子模块的所述静电释放电路。

进一步的改进是，所述第一静电释放晶体管为一pmos管，所述第一静电释放晶体管的尺寸满足在静电释放事件出现的状态下进行静电释放的要求；

所述电荷泵为正压电荷泵，所述电荷泵的输出电压为正压。

本发明通过设置电荷泵，在芯片工作状态下通过电荷泵的输出电压来提供给静电释放电路的用于释放静电电流的第一静电释放晶体管的栅极并实现对第一静电释放晶体管的深度关闭，这样，能大大减少第一静电释放晶体管的关态漏电，从而能减少静电释放箝位电路的功耗。在静电释放事件出现的状态下，电荷泵关闭，所以电荷泵的增加并不会影响静电释放箝位电路对芯片的静电释放的保护能力。

另外，本发明还通过在第一静电释放晶体管的漏极侧设置第二静电释放晶体管，在芯片工作状态下第二静电释放晶体管能够连接芯片的内部电压源到第一静电释放晶体管的漏极，从而能降低第一静电释放晶体管的漏极和栅极的电压差，从而能降低第一静电释放晶体管的gidl，从而能进一步的减少静电释放箝位电路的功耗。在静电释放事件出现的状态下，第二静电释放晶体则会将io端口连接到第一静电释放晶体管的漏极，实现通过第一静电释放晶体管对io端口进行静电释放，所以第二静电释放晶体管的增加并不会影响静电释放箝位电路对芯片的静电释放的保护能力。

另外，本发明还能按芯片的电源域进行静电释放箝位电路的设置，一个电源域中仅需设置一个静电侦测电路和电荷泵，而静电释放电路则需要设置到电源域的每一个芯片子模块中，由于一个电源域中仅需设置一个电荷泵，相对于各芯片子模块中都需要设置电荷泵的情形，本发明能最大限度降低电荷泵本身所带来的功耗。

由上可知，本发明能减少静电释放箝位电路的功能，同时不会影响静电释放箝位电路对芯片的静电释放的保护能力。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有静电释放箝位电路的电路图；

图2是本发明实施例静电释放箝位电路的电路图。

具体实施方式

如图2所示，是本发明实施例静电释放箝位电路的电路图，本发明实施例静电释放箝位电路包括：静电侦测电路，静电释放电路2和电荷泵3。图1中，静电侦测电路和电荷泵3作为一个整体模块并用虚线框1标出。

所述静电侦测电路设置在芯片的io端口和地之间，用于侦测io端口处的静电。图2中io端口处的电压即io端口电压用vddio表示。

所述静电释放电路2包括第一静电释放晶体管mn0，所述第一静电释放晶体管mn0连接在所述io端口和地之间。

所述电荷泵3的输出端和所述第一静电释放晶体管mn0的栅极连接，图2中所述电荷泵3的输出端的电压为输出电压v4。本发明实施例中，所述第一静电释放晶体管mn0为一nmos管，故用mno表示。所述第一静电释放晶体管mn0的尺寸满足在静电释放事件出现的状态下进行静电释放的要求。所述电荷泵3为负压电荷泵(negativechargepump)3，所述电荷泵3的输出电压v4为负压。在其它实施例中，也能为：所述第一静电释放晶体管为一pmos管，所述第一静电释放晶体管的尺寸满足在静电释放事件出现的状态下进行静电释放的要求；此时，所述电荷泵3为正压电荷泵3，所述电荷泵3的输出电压为正压，这种情形对应的实施例通过本发明实施例进行pmos管和nmos管的变换即可得到，在此不做详细的描述。

所述静电侦测电路的输出端连接所述电荷泵3的输入端，图2中所述静电侦测电路的输出端的电压为电压v3。

所述静电侦测电路的输出端即电压v3还连接第一开关mp4的控制端，所述第一开关mp4连接在所述io端口和所述第一静电释放晶体管mn0的栅极之间。所述第一开关mp4为一pmos管，故图2中用mp4表示第一开关。所述第一开关mp4的栅极连接所述静电侦测电路的输出端，所述第一开关mp4的源极连接所述io端口，所述第一开关mp4的漏极连接所述第一静电释放晶体管mn0的栅极。

在静电释放事件出现的状态下，所述静电侦测电路侦测到所述io端口出现的静电，所述静电侦测电路的输出端的信号即电压v3使所述电荷泵3停止工作以及将所述第一开关mp4打开，所述第一静电释放晶体管mn0的栅极连接io端口并在io端口电压vddio的控制下导通，从而将所述io端口的静电释放到地。可知，由于在静电释放事件出现的状态下所述电荷泵3会停止工作，所以增加所述电荷泵3后并不影响电路的静电释放的保护能力。

在芯片正常工作状态下，所述io端口未出现的静电，所述静电侦测电路的输出端的信号即电压v3使所述电荷泵3工作以及将所述第一开关mp4关闭，所述第一静电释放晶体管mn0的栅极断开和所述io端口的连接且所述电荷泵3的输出电压连接到所述第一静电释放晶体管mn0的栅极，所述电荷泵3的输出电压v4使所述第一静电释放晶体管mn0处于深关闭状态，从而减少所述第一静电释放晶体管mn0在关闭状态下的漏电；由图2所述可知，由于所述电荷泵3的输出电压v4为负压，相对于图1所示的接地电压，本发明实施例的负压能使所述第一静电释放晶体管mn0的关闭的更紧，关态漏电即ioff会更小。

图2中，本发明实施例还进一步做了如下改进：所述静电释放电路2还包括第二静电释放晶体管mn1。所述第二静电释放晶体管mn1也为一nmos管，故用mn1表示。所述第二静电释放晶体管mn1的尺寸满足在静电释放事件出现的状态下进行静电释放的要求。包括所述第二静电释放晶体管mn1后的所述静电释放电路2的连接关系为：所述第一静电释放晶体管mn0的源极接地，所述第一静电释放晶体管mn0的漏极连接所述第二静电释放晶体管mn1的源极。

所述第二静电释放晶体管mn1的漏极通过第二开关mp0连接到所述io端口，所述第二静电释放晶体管mn1的漏极通过第三开关mp1连接到所述芯片的内部电压源，图2中所述芯片的内部电压源的电压即内部电压源电压用vddcore表示。

本发明实施例中，所述第二开关mp0为一pmos管，故用mp0表示；所述第二开关mp0的栅极连接所述静电侦测电路的输出端即连接电压v3，所述第二开关mp0的源极连接所述io端口，所述第二开关mp0的漏极连接所述第二静电释放晶体管mn1的栅极。

所述第三开关mp1为一pmos管，故用mp1表示；所述第三开关mp1的栅极连接所述静电侦测电路的输出端的信号的反相信号，图2中，所述静电侦测电路的输出端的信号的反相信号为电压v2。所述第三开关mp1的源极连接所述芯片的内部电压源，所述第三开关mp1的漏极连接所述第二静电释放晶体管mn1的栅极。

在静电释放事件出现的状态下，所述第二开关mp0导通以及所述第三开关mp1关闭，使得所述io端口的静电通过串联的所述第二静电释放晶体管mn1和所述第一静电释放晶体管mn0释放到地。可知，增加所述第二静电释放晶体管mn1后并不影响电路的静电释放的保护能力。

在芯片正常工作状态下，所述第二开关mp0关闭以及所述第三开关mp1导通，所述第二静电释放晶体管mn1将所述芯片的内部电压源连接到所述第一静电释放晶体管mn0的漏极，利用所述芯片的内部电压源电压vddcore小于所述io端口电压vddio的特点降低所述第一静电释放晶体管mn0的漏极和栅极的电压差，从而降低所述第一静电释放晶体管mn0的栅诱导漏极漏电(gidl)，这样能够进一步的减少所述第一静电释放晶体管mn0的关态漏电，从而能进一步的减少电路的功耗。

图2中，所述静电侦测电路包括第一电阻r0、第一电容c0、第一反相器和第二反相器。

所述第一电阻r0的第一端连接所述io端口，所述第一电阻r0的第二端连接所述第一电容c0的第一端，所述第一电容c0的第二端接地。

图2中，所述第一电阻r0的第二端输出电压v1并连接所述第一反相器的输入端，所述第一反相器的输出端输出电压v2并连接所述第二反相器的输入端，所述第二反相器的输出端输出电压v3作为所述静电侦测电路的输出端。

较佳为，所述第一反相器为cmos反相器，所述第二反相器为cmos反相器。图2中，所述第一反相器由nmos管mn2和pmos管mp2连接形成，所述第二反相器由nmos管mn3和pmos管mp3连接形成。

本发明实施例中，所述芯片包括一个以上的电源域，各所述电源域的io端口环上包括多个芯片子模块，同一所述电源域中设置一个所述静电侦测电路和一个所述电荷泵3且将所述静电侦测电路和所述电荷泵3作为一个整体模块1设置在同一个所述芯片子模块中，在同一所述电源域的各所述芯片子模块中都设置一个所述静电释放电路2，在同一所述电源域中，所述静电侦测电路的输出端的信号和所述电荷泵3的输出电压都全局信号并送给同一所述电源域的各所述芯片子模块的所述静电释放电路2。由此可知，虽然电荷泵3本身会带来一定的功耗，但是本发明通过将所述静电侦测电路和所述电荷泵3作为一个整体模块1且仅设置在电源域的同一个所述芯片子模块中，也即在一个电源域中仅需采用一个电荷泵3即可，相对于同一电源域的各芯片子模块中都需要设置电荷泵3的情形，本发明实施例能最大限度降低电荷泵3本身所带来的功耗。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。