一种CMOS器件及其制作方法与流程

本发明涉及半导体器件制造技术领域，更具体地，涉及一种cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)器件及其制作方法。

背景技术：

随着集成电路的集成度不断提高，器件的尺寸不断减小，传统的平面的cmos(互补金属氧化物半导体)器件很难继续减小关键尺寸，立体器件如finfet(鳍式场效应晶体管)以及纳米线沟道器件渐渐成为主流趋势。

在进入纳米节点之后，cmos器件的阈值电压的调节一直是半导体器件制造中的重点和难点，目前，主要通过调整离子注入、栅宽(gatelength)、栅介质层厚度以及功函数层厚度来调节半导体器件的阈值电压，而随着半导体器件尺寸的进一步减小，尤其是进入10nm节点以下时，需要对多个阈值电压进行调节，但是由于尺寸减小带来的空间限制及寄生效应的影响，对cmos器件的阈值调节提出了更高的要求，这些传统的方法已经不能很好地实现多阈值的调控。

技术实现要素：

有鉴于此，本发明提供一种cmos器件及其制作方法，以实现cmos器件的多阈值电压的调节。

为实现上述目的，本发明提供如下技术方案：

一种cmos器件制作方法，包括：

提供半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

在所述半导体衬底表面形成第一阻挡层；

对所述第二n沟道区域和所述第二p沟道区域的所述第一阻挡层进行等离子体氮化处理；

在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层；

在所述第一n沟道区域、所述第二n沟道区域的第一阻挡层上，以及所述第一功函数层上形成第二功函数层；

和/或在所述步骤：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层之后，还包括：对所述第二n沟道区域上的第一阻挡层和所述第二p沟道区域上的第一功函数层进行等离子体氮化处理。

一种cmos器件，采用上面所述的cmos器件制作方法制作形成，所述cmos器件包括：

半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

第一阻挡层，所述第一阻挡层覆盖所述半导体衬底；

第一功函数层，所述第一功函数层位于所述第一p沟道区域和第二p沟道区域的第一阻挡层上；

第二功函数层，所述第二功函数层覆盖所述第一n沟道区域、所述第二n沟道区域的第一阻挡层以及所述第一功函数层；

其中，所述第二n沟道区域和所述第二p沟道区域上的第一阻挡层为经过等离子体氮化处理的结构层；

和/或，所述第二n沟道区域上的第一阻挡层和所述第二p沟道区域上的第一功函数层为经过等离子体氮化处理的结构层。

经由上述的技术方案可知，本发明提供的cmos器件制作方法，在形成所述第一阻挡层之后，和/或在所述步骤：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层之后，还包括：等离子体氮化处理。采用等离子体氮化处理方式对n沟道区域和p沟道区域的第一阻挡层和/或第一功函数层同时进行等离子体氮化处理；一次性同时调整nmos区域的功函数和pmos区域的功函数；无需通过调节阻挡层的厚度调节cmos器件的功函数，从而使得集成工艺更为简单，nmos和pmos之间阈值调节关联影响较小，控制精度更高。

本发明还提供一种cmos器件，采用上述方法形成，由于上述方法调节阈值的控制精度高，且工艺灵活度高、简单易行，更适用于小尺寸器件中的多阈值的调控，从而使得cmos器件的尺寸能够继续缩小。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种cmos器件制作方法流程示意图；

图2、图4-图7为本发明实施例提供的一种cmos器件制作方法工艺步骤示意图；

图3为本发明实施例提供的一种cmos器件沟道区域结构示意图；

图8为本发明实施例提供的另一种cmos器件制作方法流程示意图；

图9-图11为本发明实施例提供的另一种cmos器件制作方法工艺步骤示意图；

图12为本发明实施例提供的一种cmos器件的完整制作方法流程示意图。

具体实施方式

正如背景技术部分所述，现有技术中由于尺寸减小带来的空间限制及寄生效应的影响，对cmos器件的阈值调节提出了更高的要求，传统的阈值调节方法已经不能很好地实现多阈值的调控。

具体地，现有技术中调节cmos器件阈值的方法是：在nmos区域和pmos区域的金属栅上先沉积阻挡层，再调节阻挡层厚度，接着先沉积pmos功函数层(pmoswfl)，再变化pmoswfl的厚度以调节pmos阈值；再沉积nmos功函数层(nmoswfl)，nmoswfl结合前面的阻挡层厚度变化共同调节nmos阈值。由于现有方法中nmos阈值调节过程需分为两段，cmos器件阈值调节工艺复杂，nmos区域和pmos区域之间易产生关联寄生影响，阈值控制的精度较低。

基于此，本发明提供一种cmos器件制作方法，包括：

提供半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

在所述半导体衬底表面形成第一阻挡层；

对所述第二n沟道区域和所述第二p沟道区域的所述第一阻挡层进行等离子体氮化处理；

在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层；

在所述第一n沟道区域、所述第二n沟道区域的第一阻挡层上，以及所述第一功函数层上形成第二功函数层；

和/或在所述步骤：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层之后，还包括：对所述第二n沟道区域上的第一阻挡层和所述第二p沟道区域上的第一功函数层进行等离子体氮化处理。

本发明提供的cmos器件制作方法，在形成所述第一阻挡层之后，和/或在所述步骤：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层之后，还包括：等离子体氮化处理。采用等离子体氮化处理方式对n沟道区域和p沟道区域的第一阻挡层和/或第一功函数层同时进行等离子体氮化处理；一次性同时调整nmos区域的功函数和pmos区域的功函数；无需通过调节阻挡层的厚度调节cmos器件的功函数，从而使得集成工艺更为简单，nmos和pmos之间阈值调节关联影响较小，控制精度更高。

该方法尤其适用于小尺寸cmos器件的功函数调节，例如10nm以下的cmos器件，cmos器件的结构可以为鳍式场效应晶体管或纳米线晶体管等，该方法可以应用于前栅工艺或后栅工艺中。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供一种cmos器件制作方法，请参见图1，所述cmos器件制作方法包括以下步骤：

s101：提供半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

在本发明实施例中，所述半导体衬底可以为si衬底、ge衬底、sige衬底、soi(绝缘体上硅，silicononinsulator)或goi(绝缘体上锗，germaniumoninsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如gaas、inp或sic等，还可以为叠层结构，例如si/sige等，还可以其他外延结构，例如sgoi(绝缘体上锗硅)等。

本实施例中，如图2所示，该半导体衬底上已经具有沟道区域(110、120、130、140)以及栅介质层150，沟道区域(110、120、130、140)为用于形成栅极结构的区域，如图2所示，沟道区域可以为鳍，在本发明其他实施例中，沟道区域还可以为纳米线210，如图3所示，沟道区域还可以是其他任何的结构，可以采用合适的方法提供该沟道区域，本发明实施例对沟道区域的结构和形成方法不作限定。

可以根据后续形成的栅极结构，来确定栅介质层的材料，在本发明实施例中，后续形成的栅极为金属栅极，栅介质层可以采用高k介质材料(例如，和氧化硅相比，具有高介电常数的材料)，高k介质材料例如铪基氧化物，hfo2、hfsio、hfsion、hftao、hftio等，此处仅为示例，本发明不限于此。栅介质层与沟道区域之间还可以形成有界面层，界面层用于改善界面特性，界面层可以为氧化硅或氮氧化硅等。

在一些实施例中，可以是应用于前栅工艺中，参考图2所示，首先，通过刻蚀衬底100形成鳍110的沟道区域，而后，淀积形成栅介质层150，之后，继续进行金属栅极的形成；在另一些工艺中，可以是应用于后栅工艺中，首先，如图2所示，刻蚀衬底100形成鳍(110、120、130、140)的沟道区域，而后，形成栅介质层、伪栅极和源漏区(图未示出)，在去除伪栅极之后，继续进行金属栅极的形成。在另一些实施例中，还可以通过合适的方法形成纳米线的沟道区域，在一个具体的示例中，如图3所示，可以通过刻蚀衬底200形成纳米线210，纳米线210的两端被支撑结构220支撑，其他区域被暴露出来，以用于形成全包围的栅极结构。以上形成沟道区域的方法仅为示例，本发明对此并不做限定。

s102：在所述半导体衬底表面形成第一阻挡层；

请参见图4，第一阻挡层160用于防止金属向栅介质层以及沟道区域的扩散，所述第一阻挡层160的材料可以选择以下中的一种或多种作为复合材料：tin、tan、tinx、tanx、tinsi等。

可以通过cvd(化学气相沉积)、ald(原子层沉积)或其他合适的淀积方法来形成该第一阻挡层。在一个具体的实施例中，可以采用ald的方法形成tin的阻挡层。

s103：对所述第二n沟道区域和所述第二p沟道区域的所述第一阻挡层进行等离子体氮化处理(plasmanitridation)；

请参见图5，本实施例中可以通过在第一n沟道区域110和第一p沟道区域120上形成掩膜板170，对第一n沟道区域110和第一p沟道区域120进行遮挡，从而对第二n沟道区域130和第二p沟道区域140进行等离子体氮化处理。所述掩膜板170可以是pr(光刻胶)材质，或其他聚合物、有机氧化物、掺杂氧化物、无定形碳、碳化物等。该掩膜板170在等离子体氮化处理之后可以选择性去除，不影响其他膜层的厚度和性质，去除方法包括以下任意一种或多种的组合：干法腐蚀、湿法腐蚀、灰化或剥离。

需要说明的是，本实施例中对所述等离子体氮化处理的具体工艺不做限定，可以通过调节等离子体设备的功率，交直流偏压以及n2的气体流量和气压等，来调节等离子体氮化处理的程度，从而改变第二n沟道区与和第二p沟道区域的阈值。可选的，本实施例中等离子体氮化处理的压强范围为10pa-1300pa，包括端点值。所述等离子体氮化处理的氮化温度为150℃-650℃，包括端点值。而且，本实施例中不限定等离子体氮化处理中的气体仅为氮气，还可以是氮气与其他气体的混合气体。氮气与其他气体的比例可以根据实际需求进行调节，从而改变第二n沟道区与和第二p沟道区域的阈值。

其具体原理包括：利用等离子体氮化处理作用在第一阻挡层的tinx基或tanx基或复合材料上，来改变材料中n空位浓度：对于pmos区域，由于tin中n空位增加，ti-n键束缚能减弱，导致pmos功函数层(tin)的有效功函数向带中移动，从而增大阈值(绝对值)；而对于nmos区域，由于n空位增加，功函数层tialc中al的扩散被第一阻挡层中的空位陷阱住的几率大增，导致nmos区域的整体有效功函数也向带中移动，从而同样增大阈值。通过上述方法，一次选择性对第一阻挡层进行等离子处理可以同时改变第二nmos沟道区域和第二pmos沟道区域的阈值，集成工艺更为简单，nmos区域和pmos区域之间的阈值调节关联影响较小，控制精度更高。

s104：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层；

请参见图6，所述第一功函数层180为用于进行器件功函数调节的膜层，也即pmos功函数层，本实施例中不限定第一功函数层180的具体材质，可选的，本实施例中第一功函数层180的可以从以下一种或多种选择：tin、tan、tinx、tanx、tinsi等。

可以通过cvd(化学气相沉积)、ald(原子层沉积)或其他合适的淀积方法来形成第一功函数层180。在一个具体的实施例中，可以采用cvd或ald的方法形成tin的第一功函数层。

具体的，在第一阻挡层160上先形成整层的第一功函数层，第一功函数层覆盖整个第一阻挡层；然后去除第一n沟道区域110和第二n沟道区域130的第一阻挡层160上的第一功函数层，以在第一p沟道区域120和第二p沟道区域140的第一阻挡层表面形成第一功函数层180，也即第一功函数层仅形成在p沟道区域，而n沟道区域上的第一功函数层被去除。

本实施例中不限定去除第一n沟道区域和第二n沟道区域的第一阻挡层上的第一功函数层的具体工艺方法，可选的，包括以下任意一种或多种的组合：干法腐蚀、湿法腐蚀、灰化或剥离。

s105：在所述第一n沟道区域、所述第二n沟道区域的第一阻挡层上，以及所述第一功函数层上形成第二功函数层；

请参见图7，所述第二功函数层190与所述第一功函数层功能相同，用于进行器件功函数调节的膜层，也即nmos功函数层。同样的，本实施例中不限定第二功函数层的具体材质，可选的，本实施例中第二功函数层的可以从以下一种或多种选择：al、tial、tialx、tialcx、ticx、tacx等。

可以通过cvd(化学气相沉积)、ald(原子层沉积)或其他合适的淀积方法来形成该功函数层。在一个具体的实施例中，可以采用ald的方法形成tialc的第二功函数层。

本实施例中，第二功函数层190同时覆盖第一n沟道区域110、第二n沟道区域130、第一p沟道区域120和第二p沟道区域140。

需要说明的是，本发明实施例还提供一种cmos器件制作方法，如图8所示，包括：

s201：提供半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

s202：在所述半导体衬底表面形成第一阻挡层；

s203：在所述第一p沟道区域和第二p沟道区域的第一阻挡层上选择形成第一功函数层；

请参见图9所示，本实施例中仅在第一p沟道区域120和第二p沟道区域140的第一阻挡层260上形成第一功函数层280。第一功函数280的制作方法可以参考上一实施例中的制作方法，本实施例中对此不做赘述。

s204：对所述第二n沟道区域上的第一阻挡层和所述第二p沟道区域上的第一功函数层进行等离子体氮化处理；

请参见图10，本实施例中，在第一n沟道区域110上的第一阻挡层260上和第一p沟道区域120上的第一功函数280上形成掩膜板170，对第一n沟道区域110和第一p沟道区域120进行遮挡，从而仅在第二n沟道区域130上的第一阻挡层260和所述第二p沟道区域140上的第一功函数层280进行等离子体氮化处理。

s205：在所述第一n沟道区域、所述第二n沟道区域的第一阻挡层上，以及所述第一功函数层上形成第二功函数层。

请参见图11，在第一n沟道区域110、第二n沟道区域130的第一阻挡层260上，以及第一功函数层280上形成第二功函数层290。

即相对于上面实施例提供的cmos器件制作方法，本实施例中将等离子体氮化处理步骤放在了形成第一功函数层之后，也即pmos功函数层(tin，tisin等)沉积和选择腐蚀后进行，方法及原理与上面类似，本实施例中对此不做详细赘述，具体步骤可以参见上一实施例。

在10nm以下的器件中，对于nmos器件和pmos器件，典型地会有四种核心器件，也就是有四种阈值电压需要调节，这四种阈值电压分别为hvt、rvt、lvt、slvt，若要实现分别的调控会增加额外的工艺步骤且难以实现，而在形成第一阻挡层，和/或pmos功函数层后，进行等离子体氮化处理，实现功函数的调节，工艺灵活度高，控制精度高且简单易行。

请参见图7和图11，本发明实施例中利用plasmanitridation作用在第一阻挡层的tinx基或tanx基或复合材料上或者第一功函数层的材料上，来改变材料中n空位的浓度：对于pmos区域，由于tin中n空位增加，ti-n键束缚能减弱，导致功函数层(tin)的有效功函数向带中移动，从而增大阈值(绝对值)；而对于nmos区域，由于n空位增加，功函数层tialc中al的扩散被第一阻挡层中的空位陷阱住的几率大增，导致nmos区域的整体有效功函数也向带中移动，从而同样增大阈值。进而使得如图7和图11中的vtn-1<vtn-2,|vtp-1|<|vtp-2|。代替了现有技术中通过调节阻挡层厚度调节阈值的方式，本发明实施例提供的阈值调节方法，一次选择性对第一阻挡层进行等离子体氮化处理可以同时改变nmos区域和pmos区域的阈值，集成工艺更为简单，nmos区域和pmos区域之间的阈值调节关联影响较小，控制精度更高。

在了解了本申请的主要发明点后，下面结合图12，介绍本发明实施例中高k金属栅cmos器件的完整工艺流程，具体以鳍式场效应晶体管(finfieldeffecttransistor，finfet)的工艺流程：

s301：在硅衬底上形成鳍片fet；

s302：形成器件隔离区finsti；

s303-s309：在每个假栅极堆叠结构两侧形成栅极侧墙和源漏区，具体为：s303：掺杂形成nmos和pmos的阱区和沟道区；s304：形成假栅；s305：形成间隔物(spacer)；s306：nmos和pmos的源漏掺杂；s307：nmos和pmos的源漏分别选择外延si和sige；s308：nmos和pmos的源漏分别掺杂；s309：掺杂退火。

s310：形成第一层间电解质(ild0)；s311：第一层间电解质堆叠装配(pop)；

s312：去除多个假栅极堆叠结构，在层间介质层中留下多个nmos栅极沟槽和多个pmos栅极沟槽；

s313：沉积隔离层和高k介质层；

至此完成步骤s101，即提供半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域、第一p沟道区域、第二n沟道区域和第二p沟道区域；

接下来执行步骤s314，也即步骤s102：在所述半导体衬底表面形成第一阻挡层barrier-i；

接下来执行步骤s315：在nmos和pmos的部分区域同时进行plasmanitridation处理，也即步骤s103：对第二n沟道区域和第二p沟道区域的第一阻挡层进行等离子体氮化处理(plasmanitridation)；

接下来执行步骤s316-s317：pmoswfl(功函数层)沉积以及nmos区域选择腐蚀去掉pmoswfl。也即步骤s104：在第一p沟道区域和第二p沟道区域的第一阻挡层上形成第一功函数层；

接下来执行步骤s318：nmoswfl沉积，也即步骤s105：在所述第一n沟道区域、所述第二n沟道区域的第一阻挡层上，以及所述第一功函数层上形成第二功函数层。

s319-s320，在多个nmos栅极沟槽和多个pmos栅极沟槽中依次形成第二阻挡层、以及填充层。具体包括：s319：形成第二阻挡层(barrier-ii)和钨w导电填充；s320：高k金属栅叠层化学机械抛光(cmp)；其中第二阻挡层包含以下材料中的至少一种或多种的组合：tin、tan、tinx、tanx、tinsi。所述填充层材质优选电阻率低、填充率高的金属，例如co、ni、cu、al、pd、pt、ru、re、mo、ta、ti、hf、zr、w、ir、eu、nd、er、la等金属单质、或这些金属的合金以及这些金属的氮化物。其中cmp平坦化使得金属栅极结构的顶部齐平。

s321-s325：完成器件互连。具体包括：s321：沉积形成第二层间电解质(ild1)s322：形成金属层(ct)和硅化物层(silicide)；s323：形成钨塞(wplug)，并化学机械抛光；s324：多层互连；s325：形成钝化层和管脚(pad)。

本发明实施例还提供一种cmos器件，请参见图7和图11，包括：

半导体衬底，所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层，所述沟道区域包括第一n沟道区域110、第一p沟道区域120、第二n沟道区域130和第二p沟道区域140；

第一阻挡层(160或260)，第一阻挡层(160或260)覆盖半导体衬底；

第一功函数层(180或280)，第一功函数层(180或280)位于第一p沟道区域120和第二p沟道区域140的第一阻挡层上；

第二功函数层(190或290)，第二功函数层(190或290)覆盖第一n沟道区域110、第二n沟道区域130的第一阻挡层(160或260)以及第一功函数层(180或280)；

其中，第二n沟道区域130和第二p沟道区域140上的第一阻挡层(160或260)为经过等离子体氮化处理的结构层；

和/或，第二n沟道区域130上的第一阻挡层(160或260)和第二p沟道区域上140的第一功函数层(180或280)为经过等离子体氮化处理的结构层。

本实施例中不限定各膜层的具体材质，可选的，所述第一阻挡层的材质为tin、tan、tinx、tanx和tinsi中的一种或多种复合材料；所述第一功函数层的材质包括tin、tan、tinx、tanx或tinsi；所述第二功函数层的材质包括al、tial、tialx、tialcx、ticx或tacx。

所述半导体衬底上的沟道区域可以为鳍，也可以是纳米线，本实施例中对此不做限定。

本发明实施例提供的cmos器件采用上述两个实施例中提供的cmos器件制作方法制作形成。通过等离子体氮化处理来实现cmos器件中nmos沟道区域和pmos沟道区域的功函数的同时调节，无需通过调节阻挡层的厚度调节cmos器件的功函数，从而使得集成工艺更为简单，nmos和pmos之间阈值调节关联影响较小，控制精度更高。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。