形成氮化物半导体层的工艺的制作方法

相关申请的交叉引用

本申请要求于2016年8月26日提交的日本专利申请no.2016-166064以及于2017年1月16日提交的另一日本专利申请no.2017-005207的优先权，其通过引用的方式合并于此。

本申请涉及形成半导体衬底的工艺。

背景技术：

在衬底上外延生长半导体层形成了半导体衬底。例如，如日本专利申请公开no.2005-072196和no.2000-294538所公开的，金属有机化学气相沉积(mocvd)技术可以在衬底上顺序地生长核层和氮化物半导体层。在这样生长的半导体衬底上形成源极、漏极和栅极的电极可以形成晶体管类型的场效应晶体管(fet)。

然而，氮化物半导体层的厚度和组成在衬底内有时变得不均匀。例如，氮化铝镓(algan)层中的厚度和铝成分有时在衬底内变化，这使得fet的性能在衬底中不均匀。本发明提供一种抑制在衬底上外延生长的氮化物半导体层的厚度和组成的变化的技术。

技术实现要素：

本发明的一方面涉及一种形成主要由氮化物半导体材料制成的半导体器件的工艺。通过供应有源气体的金属有机化学气相沉积(mocvd)来生长氮化物半导体材料。mocvd提供了具有中心、中部和周边的圆形的基座。基座的中心、中部和周边伴有加热器，用于调节其温度分布。源气体从中心流向周边。该工艺包括以下步骤：(a)在基座上设置衬底，其中所述衬底具有各自对于源气体的流动而言的位于所述基座的中心的上游侧以及位于所述周边的下游侧；(b)在衬底上生长第一半导体层，其中第一半导体层由氮化铝镓(algan)、氮化铟铝(inaln)和氮化铟铝镓(inalgan)之一制成；以及(c)在第一半导体层上生长第二半导体层，其中第二半导体层由不含铝的氮化物半导体材料制成。

附图说明

参照附图，根据以下对本发明的优选实施例的详细描述将更好地理解上述和其它目的、方面和优点，在附图中：

图1示意性地示出了根据本发明的实施例的半导体器件的截面图；

图2a是金属有机化学气相沉积(mocvd)设备的基座的平面图，并且图2b示出了基座的截面和源气体的流动，其中该截面是沿着图2a所示的线iib-iib截取的；

图3a至图3c示出了在衬底上生长半导体层的工艺的步骤；

图4示意性地示出了为势垒层和封盖层的生长设置的温度梯度的时间图；

图5示出了在具有温度梯度的情况下生长的势垒层和在不具有温度梯度的情况下生长的势垒层的厚度的表现；

图6示意性地示出了根据本发明的第二实施例和第三实施例的另一半导体器件的截面图；

图7a和图7b示出了在温度梯度下生长的势垒层的厚度和铝成分的分布；以及

图8示出了衬底中的泄漏电流的表现。

具体实施方式

接下来，将参照附图描述根据本发明的实施例。在附图的描述中，彼此相同或相似的标记或符号将指代彼此相同或相似的元件，而不进行重复说明。

首先对半导体器件的布置以及用于生产半导体器件的金属有机化学气相沉积(mocvd)的设备进行描述。图1示出了半导体器件100的截面图。实施例的半导体器件100包括半导体层90，其包括衬底10、缓冲层12、沟道层14、势垒层16和封盖层18。封盖层18在其上设置了源极电极13、漏极电极15和栅极电极17。衬底10可以由例如碳化硅(sic)制成。缓冲层12可以由具有约11nm厚度的氮化铝(aln)制成。沟道层14可以由具有约620nm厚度的非掺杂的氮化镓(gan)制成。势垒层16可以是具有约21nm厚度的n型氮化铝镓(n-algan)。封盖层18可以是具有约5nm厚度的n型gan。源极电极13和漏极电极15可以由钽、铝和钽(ta/al/ta)的堆叠金属形成。栅极电极17也可以由镍、钯和金(ni/pd/au)的堆叠金属形成。如此构造的半导体器件100作为场效应晶体管(fet)来工作，更准确地说是作为高电子迁移率晶体管(hemt)来工作。

图2a示意性地示出了在用于生长半导体层90的mocvd设备内实现的基座20的平面图，其中，图2a省略了在生长室内供应源气体的喷头。如图2a所示，基座20提供了在基座20上中心对称排列的凹坑(pocket)22。衬底10设置在凹坑22内，衬底10在图2a中被表示为阴影区域，使得各个衬底10的具有取向平面的侧p2朝向外部，而其他侧p1朝向内部。衬底10的大小可以为四(4)英寸。

图2b示出了沿图2a所示的线iib-iib截取的基座20的截面图，其中，图2b明确地示出了喷头24和源气体的流动。基座20提供了轴线27，在半导体层的生长期间，基座20可围绕轴线27旋转。喷头24排列在基座20的上方。通过启动在基座20中实现的加热器30至34来加热设置在基座20的凹坑22内的衬底10、并同时通过孔25和26供应源气体，可在衬底10上外延生长半导体层90。孔25中的一个供应iii族元素(通常为镓(ga)和铝(al))的源气体，而其他孔26供应v族元素(即，氮(n))的源气体。

通过喷头24的孔25和26喷射的源气体朝向基座20流动，如箭头b1所示。一部分源气体向外流动并排出到生长室的外部，如箭头b2所示。同时，积累在基座20和衬底10的表面上的半导体材料使源气体升华(sublimate)，如箭头b3所示。此外，如箭头b2和箭头b4所示，源气体从基座20的中心流向周边，并排出到生长室的外部。在基座20中的凹坑22内设置衬底10使得各个取向平面朝向周边，相对于源气体的流动而言，与取向平面相对的侧p1成为上游侧，并且另一侧p2(取向平面的那侧)成为下游侧。

按照如下步骤形成半导体器件100。首先，将由碳化硅(sic)制成的衬底10设置在基座20的相应凹坑22内，使得取向平面如图2a和图2b所示朝向周边。图3a至图3c示出了半导体器件100在各个工艺中的截面图。使用图2a和图2b中示出的设备的mocvd可以在sic衬底10上顺序地生长aln缓冲层12、gan沟道层14、势垒层16和封盖层18的半导体层。

当衬底被设置在基座20上而没有任何补偿时，在衬底上生长的半导体层90(特别是势垒层16和封盖层18)的厚度就会发生改变。势垒层16和封盖层18在靠近基座20的中心的一侧p1变薄，而在基座20的周边的另一侧p2变厚。如图2b中箭头b2和b4所表示的，源气体从基座20的中心流出。因此，衬底的下游侧p2中的生长层的厚度变厚，而上游侧p1中的生长层的厚度变薄。生长层的厚度变化，特别是势垒层16的厚度变化造成了器件的阈值电压的很大的偏差(dispersion)。此外，因为封盖层18的厚度仅为5nm，所以封盖层18中的厚度变化很大地影响了器件的性能。

源气体的流动也会改变生长层的组成。特别地，势垒层16中的铝成分使半导体材料的带隙能量发生偏差。势垒层16的铝成分在衬底10的相对于源气体的流动的上游侧p1处变少，而铝成分在下游侧p2变多，这也使器件的性能发生偏差。因为源气体的流动和生长室内的压力难以精确调节，所以这些参数完全取决于mocvd设备的布置。

第一实施例

图3a至图3c示出了根据本发明的第一实施例的形成半导体器件的工艺，其中图3a至图3c示出了半导体器件在各个工艺中的截面图。下表1总结了用于形成半导体器件的条件。如图3a所示，该工艺首先在衬底10上生长由氮化铝(aln)制成的厚度为11nm的缓冲层12，然后在缓冲层12上生长由氮化镓(gan)制成的厚度为620μm的沟道层14。在上述表1中，符号tma、tmg、nh3和sih4分别表示三甲基铝、三甲基镓、氨和硅烷。另外，分别地，1torr的压力为133.3pa，1sccm对应于1.667×10^-8m³/sec，1slm对应于1.667×10^-5m³/sec。

如图3b所示，在沟道层14上生长的是由氮化铝镓(algan)制成的厚度为21nm的势垒层16。在势垒层16的生长期间，基座20的温度设置为在其中心(其与设置在凹坑22中的衬底10的相对于源气体的流动的上游侧相对应)相对较高，而基座20的周边(其与设置在凹坑22中的衬底10的相对于源气体的流动的下游侧相对应)的温度相对于基座20的中心设置得相对较低。具体地，对基座20设置温度梯度，其中，将中心设置为相对于其周边高约7℃，即，基座20的中心温度设置在1063℃，而其周边的温度设置在1056℃。

然后，如图3c所示，该工艺在势垒层16上生长厚度约为5nm的封盖层18。在封盖层18的生长期间，基座20的温度梯度(即中心和周边的温度)可以保持为势垒层16的生长期间的温度梯度。只改变源气体的条件。停止tma的供应，并且增加硅烷(sih4)的供应。下面的表1总结了半导体层的生长条件。

表1：在第一实施例中生长半导体层的条件

参照图4，示出了在势垒层16和封盖层18的生长期间基座20的温度的时间图。表示为阶段t1的势垒层16的生长在恒定温度下进行，并且仅设置温度梯度。具体地，基座20的中心设置在1062℃和1063℃之间，基座20的中部设置在1060℃，并且基座20的周边设置在1056℃和1057℃之间。在势垒层16的生长期间保持的温度梯度可以增强基座20的中心处铝(al)的捕获并抑制势垒层16中铝成分的偏差。本实施例集中于势垒层16由algan制成的情况，本实施例的精神(即，可以通过基座20的温度梯度来抑制组成的偏差)也可以应用于势垒层由氮化铟铝(inaln)和/或氮化铟铝镓(inalgan)制成的其它情况。在这种含有铟(in)的势垒层中，基座20的周边设置在700℃至800℃之间，并且基座20的中心设置得为比周边高5℃至10℃。

在由t2表示的封盖层18的生长期间，基座20的温度梯度被抑制。也就是说，基座20的中心从势垒层16的生长温度下降约1.5℃，基座20的周边升高约1.5℃，并且基座20的中部恒定保持在1060℃。之所以中心、周边和中部的温度在势垒层16的生长期间基本相同，是因为当起始温度被设置为足够生长gan层时，势垒层16生长结束时的铝成分(即势垒层16表面的铝成分)发生了变化。逐渐消除图4所示的温度梯度可以应用于势垒层16包括铟(in)的情况，即，势垒层16由inaln和inalgan制成的情况。

图5示出了衬底内的封盖层18的厚度的偏差。当完成温度梯度的逐渐消除时，封盖层18在基座20的中心(衬底10的相对于源气体的流动的上游侧)与基座20的周边(衬底10的相对于源气体的流动的下游侧)之间的厚度的偏差可以被抑制到约0.2nm。另一方面，当不完成温度梯度的逐渐消除时，封盖层18在衬底10的上游侧和下游侧之间的厚度的偏差很大，大于0.45nm。特别地，衬底10的上游侧的厚度的减小是显著的。通过在封盖层18的生长期间降低基座20的中心的温度，本实施例可以有效地抑制基座20的中心处的源气体的升华，并且使层18的生长增强。在另一方面，本实施例增强了用于衬底10的源气体流动的下游侧中的升华，并抑制了层18的生长。因为可以抑制封盖层18的厚度的偏差，所以可以抑制fet的性能(例如其阈值电压)的偏差。

在由algan制成的势垒层16的生长中，在基座20中设置从中心到周边的温度梯度，即，将基座20的中心的温度设置为比周边的温度高5℃至7℃，其中基座20的中部的温度设置为1060℃。中心与衬底10的相对于源气体的流动的上游侧p1相对应，而周边与相对于源气体的流动的下游侧p2相对应。基座20中(即，源气体的流动中)的温度梯度可以抑制所生长的algan势垒层16中的铝成分的偏差。而且，在gan封盖层18的生长期间抑制了基座20中的温度梯度；即，在封盖层18的生长期间，基座20的中心处的温度逐渐被消除，这可以抑制封盖层18的厚度的偏差。本实施例可以解决势垒层16中的铝成分(al)的偏差和封盖层18的厚度的偏差之间的折中，这可以使器件的阈值电压统一。当仅需要减小封盖层18的厚度偏差时，在封盖层18的生长期间不需要消除温度梯度。可以在封盖层18的实际生长之前进行基座20的中心、中部和周边的温度的调节。

本实施例的封盖层18具有小于5nm的厚度。当具有这样较小厚度的封盖层造成实质的偏差时，半导体器件在其性能(例如阈值电压)上分散。本实施例的封盖层18造成仅仅0.2nm的厚度的偏差，这有效地抑制了半导体器件性能的偏差。

在封盖层18的生长期间，基座20中的温度梯度可以被逐渐消除。具体地，将基座20的中心的温度逐渐降低至少1.5℃，同时将基座20的周边的温度逐渐升高至少1.5℃。这种温度梯度的逐渐消除可以抑制封盖层18的厚度的偏差。

基座20可以设置四至七个凹坑22，即，可以设置位于各自的凹坑22中的四至七个衬底10。在势垒层16的生长期间，基座20设置从基座20的中心到基座20的周边的温度梯度，也就是说，与相对于源气体的流动的上游侧相对应的中心的温度高于与相对于源气体的流动的下游侧相对应的周边的温度。此外，在封盖层18的生长期间，基座20中的温度梯度逐渐消除，即，基座20的中心和周边之间的温度差小于在势垒层16的生长期间中心和周边之间的温度差。此外，与相对于源气体的流动的下游侧相对应的基座20的周边的温度比势垒层16生长期间的周边温度高。因此，势垒层16的生长期间基座20的温度梯度以及封盖层的生长期间温度梯度的消除对于设置在基座20的各自凹坑22中的所有衬底10都是可以操作的。本实施例的基座20提供了四到七个凹坑22，但并不是所有的凹坑都需要设置有衬底10。即使仅在一个凹坑22中设置衬底10时，衬底10也可以成为这样的主体，其在相对于源气体的流动的上游侧和下游侧的温度可调节，并且其势垒层16中的铝成分以及其封盖层18的厚度的偏差可得到抑制。

除gan之外，封盖层18也可以由氮化铟(inn)、氮化铟镓(ingan)等制成。即使当封盖层18由这样的材料制成时，在形成封盖层18期间基座20中的温度梯度的消除也可以抑制其厚度的偏差。

第二实施例

图6示出了根据本发明的第二实施例的半导体器件100a的截面图。半导体器件100a也是一种类型的所谓高电子迁移率晶体管(hemt)，其包括半导体层90、源极电极13、漏极电极15和栅极电极17。半导体层90包括衬底10、缓冲层11(在下文中表示为缓冲层12)、包括gan沟道层14、势垒层16和封盖层18的氮化物半导体层19。衬底10可以由例如碳化硅(sic)的绝缘材料制成。第二实施例的可与第一实施例区别开的特征在于，如上所述的gan沟道层14包括第一gan层14a和第二gan层14b，其中第一gan层14a提供在缓冲层12上，而第二gan层14b提供在第一gan层14a上。势垒层16提供在第二gan层14b上，并且封盖层18提供在势垒层16上。

衬底10可以由碳化硅(sic)制成。可由氮化铝(aln)制成的缓冲层12具有约13nm的厚度。第一gan层14a具有例如0.65μm的厚度，而第二gan层14b具有0.1μm的厚度。这些第一gan层14a和第二gan层14b可以由未掺杂的gan制成。可以由氮化铝镓(algan)制成的势垒层16具有约24nm的厚度和约0.22的铝成分。可以由n型gan制成的封盖层18具有约5nm的厚度。源极电极13和漏极电极15由堆叠金属形成，所述堆叠金属从封盖层18的一侧按顺序堆叠了厚度为6nm的钽(ta)、厚度为300nm的铝(al)以及厚度为6nm的另一层钽(ta)和随后的合金。栅电极17还从封盖层18的那侧堆叠了厚度为60nm的镍(ni)层、厚度为40nm的钯(pd)层、厚度为350nm的金(au)层、和厚度为10nm的钽(ta)层的金属层。

基座20在algan势垒层16的生长期间的温度梯度可以有效地抑制势垒层16中的铝成分的偏差；然而，基座20的中心升高的温度可加速tmg的分解，tmg是有机金属并含有许多碳原子；因此，抑制了生长层中碳的捕获。碳(c)原子在氮化物半导体材料中表现为受体。碳原子捕获的减少导致生长层中施体的相对增加。因此，在较高温度下生长的半导体层可能增加泄漏电流。此外，在较高温度下的生长也可能增强残余氧化物和硅原子的捕获，其中这些原子在氮化物半导体材料中表现为施体。因此，在相对较高温度下生长的半导体层中，泄漏电流可能进一步增加。

根据本发明的第二实施例生长了gan层14的两个gan层14a和14b，并且在第二gan层14b和势垒层16的生长期间，衬底在相对于源气体的流动的上游区域中的温度被设置为高于衬底在相对于源气体的流动的下游区域中的温度。

接下来，将描述根据本发明的第二实施例的形成半导体器件110的工艺。如图2a和图2b所示，该工艺基本上将sic衬底10设置在mocvd设备的基座20的凹坑内，并在其上生长半导体层。根据第二实施例的生长条件在下面的表2中列出。

表2：用于第二实施例的半导体层的生长条件

如上表2所示，第一gan层14a的生长温度在整个基座20内设置成统一，例如1060℃。另一方面，针对第二gan层14b的生长设置温度梯度，即，基座20的中心和中部被设置为高于基座20的周边的温度，其中基座20周边与衬底中相对于源气体的流动的下游侧相对应。具体地，将基座20的中心和中部的温度设置为1060℃，而其周边设置为1055℃，与中心和中部相比降低5℃。在势垒层16和封盖层18的随后生长中维持基座20中的温度梯度。

第二实施例的工艺首先在1100℃下在衬底10上生长缓冲层12。然后，该工艺将mocvd设备的生长室内的温度和压力分别改变为1060℃和120torr。以50sccm的流速供应tmg、以20slm的流速供应氨(nh3)，该工艺使第一gan层14a生长0.65μm的厚度。在层12和层14a这两个层的生长中不设置温度梯度。然后，为了抑制氮(n)从刚刚生长的第一gan层14a的表面离解，该工艺暂停tmg的供应但是维持氨(nh3)的供应。

在tmg的暂停期间，该工艺通过调节给予加热器30至34的功率将基座20的周边(与衬底的相对于源气体的流动的下游侧相对应)中的温度降低到1055℃，同时将基座20的中心和中部(与衬底的相对于源气体的流动的上游侧相对应)的温度维持在1060℃。在基座20稳定了温度梯度之后，恢复tmg的供应同时以20slm的流速维持氨(nh3)的供应，该工艺使第二gan层14b生长0.1μm的厚度。随后，保持基座20的温度梯度，该工艺依次生长势垒层16和封盖层18。然后，如图6所示，在封盖层18上形成源极电极13、漏极电极15和栅极电极17。最后，包括电极13至17的衬底的整个表面被由氮化硅(sin)制成的绝缘膜覆盖，这防止了水或湿气侵入半导体层19中。

通过无电极的试样研究了势垒层16的厚度以及势垒层16中的铝成分，该试样等效地被认为是半导体层90。图7a示出了势垒层16的厚度相对于衬底10中的位置的变化。如图7a所示，势垒层16在衬底10的相对于源气体的流动的上游侧p1的厚度与衬底10的相对于源气体的流动的下游侧p2的厚度相比略大。然而，厚度之差小于0.5nm。也就是说，本发明的第二实施例可以形成基本统一的势垒层16的厚度。

图7b示出了势垒层16中的铝成分的表现，其中铝成分是通过x射线衍射(xrd)技术测量的。与基座20的中部和周边(即，衬底的相对于源气体的流动的下游侧p2)相比，在基座20的中心(即，衬底10的相对于源气体的流动的上游侧p1)的势垒层16中的铝成分变得稍微少一些。然而，中心和周边之间的铝成分之差仅仅小于0.005，这对于基座20中没有设置温度梯度的常规情况下的0.092的差值来说是可比的。因此，第二实施例还可以提高势垒层16中的铝成分的统一性。

图8示出了衬底10内的泄漏电流的表现。如图8所示，衬底的相对于源气体的流动的上游区域p1中的泄漏电流显著提高。具体地，上游侧p1的泄漏电流与下游侧p2的泄漏电流是基本可比的。如图7a至图8明确地示出，根据本发明的第二实施例可以使势垒层中的厚度和铝成分的统一性与沟道层14中的泄漏电流的减小相一致。

在第二实施例中，势垒层16在温度梯度条件下生长；也就是说，基座20在其中心的温度被设置为高于基座20在其中部和周边的温度。由于源气体在基座20的中心密集，所以铝(al)和氮(n)形成复合材料，其容易排出到生长室外；并且可能在衬底上留下氮化镓(gan)的化合物。然而，基座20的中心(即，衬底10的相对于源气体的流动的上游侧)的温度被设置得较高，这加速了氮化镓(gan)的离解和铝(al)的捕获。同时，铝(al)和氮(n)可能沉积在位于基座20的中部和周边的衬底10(即，衬底10的相对于源气体的流动的下游侧)上。因此，与在基座20中不设置温度梯度的情况相比，生长的algan势垒层16变薄并且增加了基座20的中心(即，衬底10的相对于源气体的流动的上游侧)的铝成分。因此，如图7a和7b所示，与不设置温度梯度的情况相比，algan势垒层16中的厚度和铝成分在衬底10内变得均匀。

如上表2所列出的，基座20的温度梯度也适用于第二gan层14b的生长。包括许多碳原子的tmg的源气体难以在较低的温度下(即，在基座20的中部和周边中)溶解；因此，生长的gan层14b可能捕获其中的碳。捕获的碳容易在生长层(第二gan层14b)内扩散，并且使碳浓度增加为高于第一gan层14a的碳浓度。碳原子可以补偿施体，这意味着生长层中的泄漏电流可以如图8所示那样减小。因此，在第二gan层14b和势垒层16的生长中设置的温度梯度可以使势垒层16中的铝成分和厚度的均匀性与gan沟道层14中的泄漏电流的减少相一致。

当第一gan层14a的生长设置了如同第二gan层14b和势垒层16的生长那样的温度梯度时，可以进一步减少gan沟道层14中的泄漏电流。然而，生长层中的过量碳浓度可能引起电流漂移。具体地，碳原子在半导体器件以较高频率工作期间重复捕获和释放电子和空穴，这导致半导体器件中的电流漂移。此外，半导体层在较低温度下的生长会不可避免地降低生长层的质量。特别地，在相对较低温度下生长的氮化镓(gan)容易在生长层的表面引起凹陷(pit)。在第一gan层14a中引起的凹陷容易反映到在第一gan层14a上生长的第二gan层14b的表面上。因此，由于凹陷的存在而导致的另一泄漏电流可能增加。

为了抑制凹陷的形成并且因此减小电流漂移，该工艺可以将用于第一gan层14a的生长的温度梯度设置为比用于第二gan层14b的生长的温度梯度小。因此，第一gan层14a可以具有比第二gan层14b中的碳浓度更小的碳浓度，这不仅有效地减少了泄漏电流而且减小了电流漂移。第一gan层14a也减小了其表面的凹陷，这也抑制了第二gan层14b中的凹陷。第二gan层14b可以具有1.8×10¹⁶/cm³(但优选地大于2.0×10¹⁶/cm³)的碳浓度；而第一gan层14a具有1.5×10¹⁶/cm³的碳浓度。

将用于第二gan层14b的生长的平均温度设置为低于第一gan层14a的生长的平均温度。因此，第二gan层14b加速了碳原子c的捕获并增加了其中的碳浓度。由于第一gan层14a的碳浓度比第二gan层14b的碳浓度小，所以不仅有效地减小第二gan层的泄漏电流，还可以有效地抑制第一gan层14a的电流漂移。第一gan层14a的较高的生长温度可以有效地抑制其中的凹陷。

在本发明的第二实施例中的第二gan层14b的生长中，与衬底10的相对于源气体的流动的上游侧相对应的基座20的中心的生长温度被设置为1060℃，其等于第一gan层14a的生长温度，而基座20的中部和周边(即，在衬底10的相对于源气体的流动的下游侧)设置为低于上述温度，这意味着第二gan层14b可以增加碳浓度并减少泄漏电流。

如上表2所示，在第一gan层14a生长之后改变生长温度但是在第二gan层14b生长之后维持生长温度；也就是说，在第二gan层14b的生长与势垒层16的生长之间维持包括温度梯度的生长温度。也就是说，在gan沟道层14和势垒层16的形成期间，基座20的中心(即，衬底10的相对于源气体的流动的上游侧)保持恒定为1060℃，但是在第一gan层14a的生长之后而在第二gan层14b的生长之前改变与衬底10的相对于源气体的流动的下游侧相对应的基座20的中部和周边的温度。

具有足够总厚度的gan沟道层14可能增加电流漂移。本发明的实施例使得第一gan层14a比第二gan层14b厚。由于第二gan层14b的碳浓度比第一gan层14a的碳浓度小，所以可以有效地抑制电流漂移。另外，第一gan层由于其相对较高的生长温度与其足够的厚度相结合而在其表面引起较少的凹陷。第一gan层14a的厚度优选为0.5μm或以上。

如上所述，第二gan层14b和势垒层16的生长在基座20的温度梯度下进行。也就是说，在这些层14b和16的生长期间，基座20的与衬底10的相对于源气体的流动的上游侧相对应的中心的温度被设置为比基座20的中部和周边的温度高了约5℃。因此，势垒层16使铝成分及其厚度在整个衬底10中均匀。可以抑制器件性能(例如阈值电压、饱和电流等)的偏差。此外，第二gan层14b增加其中的碳浓度，这有效地抑制了泄漏电流。这两层14b和16的生长温度梯度优选大于5℃但小于15℃。过大的温度梯度成为过度补偿，其中势垒层16的铝成分和厚度以及第二gan层14b中的碳浓度导致更大的偏差。

当衬底10设置在mocvd设备的基座20上时，源气体从衬底10的一侧(即，基座20的中心)流到衬底10的另一侧(即，基座20的周边)。通过调节供应给加热器30至34的功率可以设置基座20上的温度分布。可以获得表1中所指示的温度梯度。因为基座20可以容纳位于各自的凹坑22中的四到七个衬底10，所以各个衬底10可以同时生长具有均匀厚度和铝成分的两个gan层14a和14b以及势垒层16以及具有减小的泄漏电流的半导体器件。

较低的生长压力可增加生长层内碳原子的捕获。第一gan层14a和第二gan层14b以及势垒层16在彼此相等的压力下生长，这可以抑制第二gan层14b内的碳原子的过量捕获并且减少其中的泄漏电流。

第三实施例

根据本发明的第三实施例设置基座20的温度梯度，其中，在第二gan层14b和势垒层的生长期间，基座20的中心(即，衬底10的相对于源气体的流动的上游侧)的温度高于基座20的中部和周边(即，衬底10的相对于源气体的流动的下游侧)的温度；并且将第二gan层14b的生长压力设置为低于第一gan层14a的生长压力。

将描述根据本发明的第三实施例形成半导体器件的工艺。下面的表3总结了各个层的生长条件。如表3所示，第一gan层14a在基本没有基座20的温度梯度的情况下生长，生长温度可以是1060℃。而第二gan层14b在基座20的中心与中部和周边之间的5℃的温度梯度下生长。此外，第三实施例的特征在于，基座20的中心的生长温度被设置为高于在整个衬底10中均匀的第一gan层14a的生长温度。此外，将第一gan层14a的生长压力(120torr)设置得比第二gan层14b和势垒层16的生长压力(100torr)高。

表3：用于第三实施例的半导体层的生长条件

将描述根据第三实施例形成半导体器件的工艺。首先，通过设置衬底10的温度(即，将中心、中部、周边的温度设置为1060℃)使由氮化铝(aln)制成的核层11生长在衬底10上。以50sccm的流速供应tmg和20slm的流速供应氨(nh3)，在缓冲层12上生长第一gan层14a。在第一gan层14a生长之后，基座20的中心的温度升高到1065℃，但其中部和周边维持在1060℃。此外，生长压力降低到100torr。在温度和压力稳定后，分别以50sccm和20slm的流速在生长室内供应tmg和nh3的源气体(这是与第一gan层14a的条件相同的条件)，以生长第二gan层14b。之后，维持基座20的温度梯度以及生长压力但改变气体源，将势垒层16和封盖层18顺序地生长在第二gan层14b上。

根据第三实施例，势垒层16具有在衬底10内均匀的铝成分以及厚度，这是因为在基座20中设置了温度梯度，其中与衬底的相对于源气体的流动的上游侧相对应的基座20的中心的温度被设置为高于除中心以外的其他处的温度。此外，由于第二gan层14b的生长压力低于第一gan层14a的生长压力，所以与第一gan层14a相比，第二gan层14b在生长期间增加了碳原子的捕获。第二gan层的碳浓度可以大于1.8×10¹⁶cm^-3。因此，第二gan层14b中的碳原子表现为受体并补偿施体，从而降低了其中的泄漏电流。因此，根据第三实施例的工艺使得algan势垒层16中的铝成分和厚度的均匀性与gan沟道层14中的泄漏电流的减小相一致。

在第一gan层14a和第二gan层14b在相同的压力(例如，100torr)下生长的情况下，由于整个gan沟道层14中的碳浓度可能上升，所以形成的器件可能引起电流漂移。因此，第三实施例仅降低第二gan层14b的生长压力，并且使第一gan层14a的生长压力升高或保持在相对较高的状态。因此，与第二gan层14b相比，第一gan层14a可以具有相对较低的碳浓度；因此，可以有效地防止电流漂移或至少抑制电流漂移。当第一gan层14a的生长压力设置为100torr时，第二gan层14b的生长压力可以为110torr或更低。

在第二gan层14b、势垒层16和封盖层18的生长期间设置在基座20中的温度梯度约为5℃，也就是说，基座20的中心(与衬底10的相对于源气体的流动的上游侧相对应)的温度被设置为比基座20的中部和周边(与衬底10的相对于源气体的流动的下游侧相对应)高5℃，其中从第一gan层14a的生长开始维持中部和周边的温度。因此，防止第二gan层(特别是衬底10的相对于源气体的流动的上游侧)在生长期间捕获过量的碳原子。结果，可以抑制器件的电流漂移。

在上述实施例中，半导体器件100可以被诸如氮化硅(sinx)、氧化硅(siox)、氮氧化硅(sion)等的无机膜覆盖，以防止湿气和/或水进入器件100。此外，半导体器件不限于那些fet和hemt。其他类型的器件可以类似地应用于本发明。电极不限于源极、漏极和栅极。封盖层18不限于gan层和algan层。含有氮(n)的半导体材料(例如氮化铟镓(ingan)、氮化铟(inn)、氮化铟铝(inaln)、氮化铟铝镓(inalgan))可应用于封盖层18。此外，除了碳化硅(sic)之外，衬底10可以包括硅(si)、蓝宝石(al2o3)和氮化镓(gan)。

虽然为了说明的目的在本文中描述了本发明的特定实施例，但是对于本领域技术人员来说，许多修改和改变将变得显而易见。因此，所附权利要求旨在包括落在本发明的真实精神和范围内的所有这些修改和变化。