电阻式随机存取存储器的制作方法

本发明涉及一种电阻式随机存取存储器，尤其是涉及一种于源极线正下方设置单扩散隔离结构(singlediffusionbreak,sdb)的电阻式随机存取存储器。

背景技术：

在一般应用里，电阻式元件可作为半导体开关或存储器元件例如一存储器装置的存储器单元，其中存储器装置通常提供作为电脑或其他电子装置中的内部半导体集成电路。现今所存在诸多不同类型存储器中包含随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、闪存存储器、电阻可变存储器例如相变随机存取存储器(pcram)以及电阻式随机存取存储器(rram)等。

电阻式随机存取存储器主要利用一电阻元件的电阻变化来存储数据。其中电阻式随机存取存储器可具有胜过其他类型存储器装置的某些特性，例如低耗电、高处理速度以及极佳元分辨率，此归功于一高电阻状态(hrs)以及一低电阻状态(lrs)之间的分离以及一相对大电阻比率，进而不限制电荷存储类型存储器的读取/写入循环耐久性。

通常数据可在一预定时间内以一预定极性施加一预定电压被写入至一被选择的电阻式随机存取存储器装置。另外电阻式随机存取存储器装置可经由两种模式被操作，包括单极(unipolar)以及双极(bipolar)。其中单极切换涉及使用具有相同电压极性的长极短脉冲进行编程及抹除。双极性切换则使用短脉冲，但编程及抹除脉冲的动作是相反极性。整体而言现今电阻式随机存取存储器在架构上仍存在许多缺点仍待改进，因此如何提供一种新颖的电阻式随机存取存储器结构即为现今一重要课题。

技术实现要素：

本发明一实施例公开一种电阻式随机存取存储器，其包含：一基底，该基底包含一第一存储单元区以及一第二存储单元区；一鳍状结构沿着第一方向延伸于基底上并横跨第一存储单元区以及第二存储单元区；一第一字符线沿着第二方向延伸于第一存储单元区上；一源极线沿着第二方向延伸于第一存储单元区以及第二存储单元区之间；以及一单扩散隔离结构沿着第二方向延伸于源极线正下方。

附图说明

图1为本发明一实施例的一电阻式随机存取存储器装置的上视图；

图2为图1中沿着切线aa'的剖面示意图；

图3为本发明一实施例对电阻式随机存取存储器进行编程的示意图；

图4为本发明一实施例对电阻式随机存取存储器进行编程的示意图。

主要元件符号说明

12基底14第一存储单元区

16第二存储单元区18鳍状结构

20第一字符线22第一位线

24第二字符线26第二位线

28源极线30栅极结构

32间隙壁34源极/漏极区域

36位线接触插塞38单扩散隔离结构

40通道区

具体实施方式

请参照图1至图2，图1为本发明一实施例的一电阻式随机存取存储器装置的上视图，图2则为图1中沿着切线aa'的剖面示意图。如图1及图2所示，电阻式随机存取存储器主要包含一基底12，例如一硅基底或硅覆绝缘(soi)基板，其中基底上具有一第一存储单元区14以及一第二存储单元区16。

基底上另设有多个鳍状结构18沿着一第一方向(例如x方向)延伸于基底12上并横跨该第一存储单元区14以及该第二存储单元区16，一第一字符线20沿着一第二方向(例如y方向)延伸于第一存储单元区14上，一第一位线22沿着第二方向延伸于第一字符线20左侧，一第二字符线24沿着第二方向延伸于第二存储器单元区16上，一第二位线26沿着第二方向延伸于第二字符线24右侧，以及一源极线28沿着第二方向延伸于第一存储单元区14以及第二存储单元区16之间，其中源极线28较佳同时设于并覆盖部分第一存储单元区14以及部分第二存储器单元区16。

依据本发明一实施例，鳍状结构18较佳通过侧壁图案转移(sidewallimagetransfer,sit)技术制得，其程序大致包括：提供一布局图案至电脑系统，并经过适当地运算以将相对应的图案定义于光掩模中。后续可通过光刻及蚀刻制作工艺，以形成多个等距且等宽的图案化牺牲层于基底上，使其个别外观呈现条状。之后依序施行沉积及蚀刻制作工艺，以于图案化牺牲层的各侧壁形成间隙壁。继以去除图案化牺牲层，并在间隙壁的覆盖下施行蚀刻制作工艺，使得间隙壁所构成的图案被转移至基底内，再伴随鳍状结构切割制作工艺(fincut)而获得所需的图案化结构，例如条状图案化鳍状结构。

除此之外，鳍状结构18的形成方式又可包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中以形成鳍状结构。另外，鳍状结构的形成方式也可以先形成一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上生长出例如包含硅锗的半导体层，而此半导体层即可作为相对应的鳍状结构。这些形成鳍状结构的实施例均属本发明所涵盖的范围。

从图2的剖面来看，各字符线20、24以及源极线28较佳均分别包含一栅极结构30以及间隙壁32设于栅极结构30周围，各字符线20、24以及源极线28两侧的鳍状结构18内较佳设有源极/漏极区域34，一介电层(图未示)覆盖各字符线20、24、源极线28以及源极/漏极区域34，以及位线接触插塞36贯穿介电层而分别电连接第一字符线20与第二字符线24一侧的源极/漏极区域34与位线22、26。其中设于源极线28两侧的源极/漏极区域34较佳为浮置区域，也就是说源极线28两侧的源极/漏极区域34上不设置任何接触插塞，且介电层直接接触并覆盖源极/漏极区域34，使源极/漏极区域34无法经由接触插塞电连接至其他元件。

在本实施例中，各栅极结构30较佳为一金属栅极，且各栅极结构30的制作方式可依据制作工艺需求以先栅极(gatefirst)制作工艺、后栅极(gatelast)制作工艺的先高介电常数介电层(high-kfirst)制作工艺以及后栅极制作工艺的后高介电常数介电层(high-klast)制作工艺等方式制作完成。以本发明的金属栅极为例，各栅极结构30可包含例如介质层、高介电常数介电层、功函数金属层以及低阻抗金属层等元件。

其中高介电常数介电层可包含介电常数大于4的介电材料，例如选自氧化铪(hafniumoxide，hfo2)、硅酸铪氧化合物(hafniumsiliconoxide,hfsio4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride,hfsion)、氧化铝(aluminumoxide,al2o3)、氧化镧(lanthanumoxide,la2o3)、氧化钽(tantalumoxide,ta2o5)、氧化钇(yttriumoxide,y2o3)、氧化锆(zirconiumoxide,zro2)、钛酸锶(strontiumtitanateoxide,srtio3)、硅酸锆氧化合物(zirconiumsiliconoxide,zrsio4)、锆酸铪(hafniumzirconiumoxide,hfzro4)、锶铋钽氧化物(strontiumbismuthtantalate,srbi2ta2o9,sbt)、锆钛酸铅(leadzirconatetitanate,pbzrxti1-xo3,pzt)、钛酸钡锶(bariumstrontiumtitanate,baxsr1-xtio3,bst)、或其组合所组成的群组。

功函数金属层较佳用以调整形成金属栅极的功函数，使其适用于n型晶体管(nmos)或p型晶体管(pmos)。若晶体管为n型晶体管，功函数金属层可选用功函数为3.9电子伏特(ev)～4.3ev的金属材料，如铝化钛(tial)、铝化锆(zral)、铝化钨(wal)、铝化钽(taal)、铝化铪(hfal)或tialc(碳化钛铝)等，但不以此为限；若晶体管为p型晶体管，功函数金属层可选用功函数为4.8ev～5.2ev的金属材料，如氮化钛(tin)、氮化钽(tan)或碳化钽(tac)等，但不以此为限。功函数金属层与低阻抗金属层之间可包含另一阻障层(图未示)，其中阻障层的材料可包含钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)等材料。低阻抗金属层则可选自铜(cu)、铝(al)、钨(w)、钛铝合金(tial)、钴钨磷化物(cobalttungstenphosphide，cowp)等低电阻材料或其组合。由于金属栅极的制作为本领域所熟知技术，在此不另加赘述。

在本实施例中，各间隙壁32可为单一间隙壁或复合式间隙壁，例如可细部包含一偏位间隙壁以及一主间隙壁。其中偏位间隙壁与主间隙壁可包含相同或不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组。源极/漏极区域34可依据所置备晶体管的导电型式而包含不同掺质与外延材料，例如nmos区域的源极/漏极区域34可包含碳化硅(sic)或磷化硅(sip)而pmos区域的源极/漏极区域34可包含锗化硅(sige)，但均不限于此。

值得注意的是，本发明的电阻式随机存取存储器较佳包含一单扩散隔离结构38设于源极线28正下方并同样沿着第二方向延伸，其中由上视图来看源极线28与单扩散隔离结构38较佳相互重叠。从图2的剖面来看，单扩散隔离结构38较佳设于源极线28的正下方，其可由氧化硅或氮化硅等介电材料所构成。在本实施例中，单扩散隔离结构38上表面虽略低于两侧的鳍状结构18上表面且单扩散隔离结构38左右两侧壁约略切齐栅极结构30的两侧侧壁，但不局限于此，依据本发明其他实施例单扩散隔离结构38上表面又可切齐鳍状结构18上表面，除此之外单扩散隔离结构38两侧壁又可向左右延伸并切齐间隙壁32的外侧侧壁，这些实施例均属本发明所涵盖的范围。

请继续参照图3至图4，图3至图4分别为本发明一实施例分别对不同电阻式随机存取存储器进行编程的比较示意图，其中图3的电阻式随机存取存储器中源极线28正下方并无设置任何单扩散隔离结构，图4的电阻式随机存取存储器则如前述实施例设置单扩散隔离结构38于源极线28正下方。

如图3所示，当源极线28正下方不设置任何单扩散隔离结构时，若施加一高电压于源极线28，整个源极线28的晶体管会打开同时整个源极线28晶体管下方便会存在一通道区40。此时若对第一存储单元区14进行编程，亦即对第一位线22施加0伏电压，第一字符线20会打开，0伏电压便会传送到浮置的源极/漏极区域34，而0伏电压与1伏电压之间的高压便会造成击穿(breakdown)。然而由于源极线28晶体管的正下方存在前述的通道区40，右边的第二存储单元区16也会同时击穿并在不同操作模式下对第一存储单元区14产生干扰(disturbance)，使整个电阻式随机存取存储器无法产生两个位。

相较于图3，若将单扩散隔离结构38设置于源极线28的栅极结构30正下方如图4所示，单扩散隔离结构38的存在可确保第一存储单元区14与第二存储单元区16的其中一者不会产生通道反转(inversion)，亦即在无通道区存在的情况下本发明可确保两边的存储单元区在进行编程的时候不会产生上述的干扰情形。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。