具有通过鳍片间的导电路径的接触至栅极短路的装置及制法的制作方法

本发明涉及半导体装置，制造半导体装置的方法，尤其涉及电路结构，如静态随机存取存储器(sram)单元，以及在用于接触至栅极短路(contact-to-gateshorting)的鳍片之间形成导电路径的方法及装置。

背景技术：

由于半导体装置的尺寸在基于消费者需求的基础上持续减小，半导体行业持续追求更小的单元(cell)布局的装置的形成。随着小的单元布局，组件也需要减小尺寸并更紧密的放置在一起。由于单元布局的缩小，当前所使用的工艺可能不再具有理想的产量。因此，需要用于更小的sram单元布局的半导体装置的新的装置及方法以维持所需的理想产量。

技术实现要素：

为克服现有技术的缺点，并通过条款提供额外的优点，于一方面，一种方法包括，例如：获得晶圆，其具有一基板、至少一鳍片、该鳍片上方的至少一鳍硬掩膜、以及该基板上方的一氧化层；蚀刻该氧化层以露出该鳍硬掩膜的至少一部分；形成牺牲柱于该基板上方；形成牺牲栅极，其中，至少一牺牲栅极接触该至少一牺牲柱；于该牺牲栅极上执行一替代金属栅极工艺的一第一部分；蚀刻以移除该牺牲柱并形成柱体开口；以及执行该替代金属栅极工艺的一第二部分以用一金属填充该柱体开口与该栅极开口。

于另一方面，所提供的一中间半导体装置包括，例如：一基板；形成于该基板上的至少二鳍片；位于该鳍片之间的至少一柱体；以及具有一栅极金属的至少一栅极，其中，该栅极金属直接接触该至少一柱体。

通过本发明的技术实现附加特征以及优点。本文还详细描述了本发明的其他实施例和其他方面，且被认为是本发明所请求保护的一部分。

附图说明

在说明书的结尾处，在权利要求中作为示例特别指出并明确地要求了本发明的一个或多个方面。从以下结合附图的详细描述中，本发明的前述和其它目的，特征和优点是显而易见的，其中：

图1位根据本发明的一个或多个方面所示的在用于接触至栅极短路的鳍片之间形成导电路径的一方法的一实施例；

图2位根据本发明的一个或多个方面所示的具有一鳍片、硬掩膜以及氧化物形成于其上以形成一中间半导体装置的一晶圆的一实施例的一顶视图；

图3为根据本发明的一个或多个方面所示的图2的该中间半导体装置沿线3-3的一横截面正视图；

图4为根据本发明的一个或多个方面所示的图3的该中间半导体装置于蚀刻该中间半导体装置的该氧化层之后的该横截面正视图；

图5为根据本发明的一个或多个方面所示的图4的该中间半导体装置于形成邻接该硬掩膜的间隔件之后的横截面正视图；

图6为根据本发明的一个或多个方面所示的图5的该中间半导体装置于沉积并抛光另一氧化层之后的顶视图；

图7为根据本发明的一个或多个方面所示的图6的该中间半导体装置沿着线7-7于沉积并图案化一光阻层之后的横截面正视图；

图8为根据本发明的一个或多个方面所示的图7的该中间半导体装置于蚀刻并移除该光阻层之后的横截面正视图；

图9为根据本发明的一个或多个方面所示的图8的该中间半导体装置于沉积一牺牲支柱材料后的一顶视图；

图10为根据本发明的一个或多个方面所示的图9的该中间半导体装置沿着线10-10的横截面正视图；

图11为根据本发明的一个或多个方面所示的图10的该中间半导体装置于移除该间隔件之后的横截面正视图；

图12为根据本发明的一个或多个方面所示的图11的该中间半导体装置于执行一鳍片硬掩膜以及氧化物蚀刻之后的横截面正视图；

图13为根据本发明的一个或多个方面所示的图12的该中间半导体装置于形成牺牲栅极于该装置上之后的一顶视图；

图14为根据本发明的一个或多个方面所示的该图13的该中间半导体装置沿线14-14的横截面正视图；

图15为根据本发明的一个或多个方面所示的图14的该中间半导体装置于生长一外延层、沉积并抛光一氧化层、以及执行一聚拉(polypull)以移除该硬掩膜与牺牲栅极材料之后的横截面正视图；

图16为根据本发明的一个或多个方面所示的图15的该中间半导体装置沿线16-16的横截面正视图；

图17为根据本发明的一个或多个方面所示的图15的该中间半导体装置于执行该替代金属栅极(rmg)工艺的一第一部分之后的横截面正视图；

图18为根据本发明的一个或多个方面所示的图16的该中间半导体装置于执行该rmb工艺的该第一部分之后的横截面正视图；

图19为根据本发明的一个或多个方面所示的图17的该中间半导体装置于沉积一光散射层(odl)之后的横截面正视图；

图20为根据本发明的一个或多个方面所示的图19的该中间半导体装置于选择性蚀刻以降低该功函数金属以及该高k层并移除该odl层之后的横截面正视图；

图21为根据本发明的一个或多个方面所示的图18的该中间半导体装置于选择性蚀刻以降低该功函数金属以及该高k层并移除该odl层之后的横截面正视图；

图22为根据本发明的一个或多个方面所示的图20的该中间半导体装置于移除该牺牲区域之后的横截面正视图；

图23为根据本发明的一个或多个方面所示的图21的该中间半导体装置于移除该牺牲区域之后的横截面正视图；

图24为根据本发明的一个或多个方面所示的图22的该中间半导体装置于执行一金属填充之后的横截面正视图；

图25为根据本发明的一个或多个方面所示的图23的该中间半导体装置于执行一金属填充之后的横截面正视图；

图26为根据本发明的一个或多个方面所示的图24及图25于沉积一自对准接触(sac)、抛光该装置、沉积另一氧化层、抛光该装置、以及形成该源/漏接触件之后的一顶视图；

图27为根据本发明的一个或多个方面所示的图26的该中间半导体装置沿线27-27的横截面正视图；

图28为根据本发明的一个或多个方面所示的图26的该中间半导体装置沿线28-28的横截面正视图；

图29为根据本发明的一个或多个方面所示的图26沿线29-29的横截面正视图；

图30为根据本发明的一个或多个方面所示的图3的该中间半导体装置于蚀刻该中间半导体装置的该氧化层之后的横截面正视图；

图31为根据本发明的一个或多个方面所示的图30的该中间半导体装置于共形沉积一间隔材料之后的横截面正视图；

图32为根据本发明的一个或多个方面所示的图31的该中间半导体装置于执行一垂直蚀刻以移除该间隔材料的该水平部分之后的横截面正视图；

图33为根据本发明的一个或多个方面所示的图32的该中间半导体装置于执行光刻以及蚀刻以移除该未覆盖的间隔件之后的横截面正视图；

图34为根据本发明的一个或多个方面所示的图33的该中间半导体装置的一顶视图；

图35为根据本发明的一个或多个方面所示的图34的该中间半导体装置的一部分于移除该硬掩膜以及形成牺牲栅极之后的一顶视图；

图36为根据本发明的一个或多个方面所示的图35的该中间半导体装置沿线35-35于生长一外延层、沉积另一氧化层、抛光该装置、以及执行一聚拉以移除该硬掩膜及牺牲栅极材料之后的横截面正视图；

图37为根据本发明的一个或多个方面所示的图36的该中间半导体结构于执行该rmb工艺的一第一部分之后的横截面正视图；

图38为根据本发明的一个或多个方面所示的图37的该中间半导体结构于选择性蚀刻以降低该功函数以及高k层并移除该odl层之后的横截面正视图；

图39为根据本发明的一个或多个方面所示的图38的该中间半导体结构于移除该牺牲区域之后的横截面正视图；

图40为根据本发明的一个或多个方面所示的图39的该中间半导体结构于执行一金属填充及抛光、沉积一自对阵接触件(sac)、抛光该装置、沉积另一氧化层、抛光该装置、以及形成该源极/漏极接触件之后的横截面正视图；

图41为根据本发明的一个或多个方面所示的图40的该中间半导体装置沿线41-41的横截面正视图；

图42为根据本发明的一个或多个方面所示的图40的该中间半导体装置沿线42-42的横截面正视图；以及

图43为根据本发明的一个或多个方面所示的图40的该中间半导体装置沿线43-43的横截面正视图。

具体实施方式

以下参照附图中所示的非限制性实施例更充分地说明本发明的各方面及其特征，优点和细节。省略了众所周知的材料，制造工具，加工技术等的描述，以免不必要地使本发明更为模糊。然而，应当理解的是，详细说明和具体实施例在指示本发明的各方面时仅以说明的方式给出，而非为限制。在本发明构思的精神和/或范围内的各种替换，修改，添加和/或布置对于本领域技术人员来说将是显而易见的。还应注意以下参考附图，为了便于理解，这些附图未按比例绘制，其中在不同附图中使用的相同附图标记表示相同或相似的部件。

一般而言，本文披露了某些半导体装置，例如，场效应晶体管(field-effecttransistor；fet)，其提供的优势超过了上面所提到的现有的额半导体装置以及制造工艺。有利地是，本发明所公开的该半导体装置制造工艺提供了通过消除ca/cb短路结构而具有一较小的sram单元布局以及通过较少的接触件来提高产量的装置。

在一个方面，如图1所示，其显示了一种在半导体工艺中所使用的在用于接触至栅极短路的鳍片之间形成导电路径的方法。根据本发明的一个或多个方面，该形成工艺可包括，例如：获取具有至少一鳍片、至少一硬掩膜(hardmask)以及一氧化层的一晶圆100；蚀刻该氧化层以露出该硬掩膜的一部分以及该鳍片的其中至少一者110；形成牺牲柱118；形成牺牲栅极140；生长一外延层142；沉积氧化物并抛光144；执行一聚拉146；执行该rmg工艺的一第一部分148；沉积光散射层(opticaldispersivelayer；odl)150；选择性蚀刻以降低该高k层及功函数金属层以及移除odl层152；蚀刻以移除该牺牲柱154；完成rmg工艺156；以及形成源极/漏极接触件158。

在一个方面，如图1所示一实施例中，该形成牺牲柱118可以包括，例如：形成邻接该硬掩膜的间隔件120；沉积氧化物并抛光122；执行光刻以及蚀刻该氧化物以形成接触开口124；沉积一接触硬掩膜并抛光126；移除该间隔件128；以及蚀刻以移除该鳍片硬掩膜以及该氧化物的一部分130。

于另一个方面，如图1所示一实施例中，该形成牺牲柱118可以包括，例如：共形沉积接触硬掩膜并抛光132；蚀刻以移除该硬掩膜的该水平部分134；以及执行光刻以及蚀刻该氧化物及未覆盖的接触硬掩膜136。

图2至图29仅通过示例的方式，根据本发明的的一个或多个方面所显示的该图1的一半导体装置形成工艺的一部分的一具体实施例以及一晶圆200。请注意，为了便于理解本发明，这些图示未按照比例进行绘制，且在不同图示中所用的相同的参考数字为代表相同或相似的元件。

图1仅通过图2至图29的示例的方式描绘了该半导体装置形成工艺的一部分的一具体实施例。图2及图3显示了该制造工艺期间获得的一半导体晶圆200的一部分。该晶圆200可例如包括一基板202。于一些实施例中，该基板202具有或者为一基本结晶基板材料(即，块体硅)，而在其他实施例中，该基板202可在绝缘体上硅(silicon-on-insulator；soi)架构或任何已知基板的基础上形成，如，玻璃、氮化镓(gan)、砷化镓(asga)、碳化硅(sic)等。

根据所制造的晶圆200的设计，可以通过最初的工艺步骤处理该晶圆200。例如，该装置200可以包括形成于该基板202上的至少一鳍片204。该晶圆200也可以包括位于该至少一鳍片204上方的一硬掩膜206。该硬掩膜206可例如为氮化硅(sin)、氮氧化硅(sion)、二氧化钛(tio2)、氮化铝(aln)、氮化钛(tin)、非晶硅(si)层等。一氧化层208可以沉积于该晶圆200的上方。该氧化层208可例如为二氧化硅(sio2)层。

接着，如图4所示，可以对该氧化层208执行一蚀刻以露出该硬掩膜206的一部分并在该硬掩膜206之间的该氧化层208中形成凹陷210。于形成该凹陷210之后，可邻接该硬掩膜206形成间隔件212，如图5所示。该间隔件212可例如通过沉积间隔材料的一共形层而形成，然后执行一垂直蚀刻以移除形成该侧壁间隔件212的该水平间隔材料。间隔件212的该间隔材料可例如为一氮化硅(sin)。该蚀刻可例如为一反应离子蚀刻(reactiveionetch；rie)，例如，一控制rie。该rie蚀刻可例如为当该间隔材料是sin时，相对于氧化物是有选择性的一氮化物蚀刻。然后，另一氧化层208可沉积于该晶圆200的上方，如图6及图7所示。

在抛光该氧化层208之后，可以使用一掩膜216进行光刻以将该导电路径开口图案化至该装置200中，如图7所示。该光刻掩膜216可包括至少一光刻掩膜开口214以图案化该导电路径开口，如图6及图7所示。接着，可执行一蚀刻以移除该至少一光刻掩膜开口214下方的该氧化层208的一部分以形成至少一导电路径开口218，如图8所示。该蚀刻可例如为对氮化物具有选择性的一氧化物反应离子蚀刻。一旦该蚀刻完成，一牺牲柱材料即沉积到该开口218中。然后可执行一平坦化，例如一化学机械平坦化(chemicalmechanicalplanarization；cmp)，以形成接触硬掩膜或牺牲柱或区域220，如图9及图10所示。该牺牲柱220可例如为氮化硅(sin)、一无定形碳或类似物。在形成该牺牲柱220之后，该间隔件212可被移除，如图11所示。

现请参考图12，可以执行鳍硬掩膜与氧化物蚀刻以形成鳍露出开口224。接着，可以形成牺牲栅极226，如图13及图14所示。该牺牲栅极226可包括一牺牲栅极材料228，其具有位于该牺牲栅极材料228上方的一栅极硬掩膜230以及邻接该牺牲栅极材料228与该栅极硬掩膜230的该栅极间隔件232。

如图15及图16所示，于形成该牺牲栅极226之后，一外延层234可形成于该晶圆200上。该外延层234可例如形成一源极/漏极区域。然后，另一氧化层208可沉积于该晶圆200的上方以及执行另一cmp。然后，可执行一聚拉以移除该栅极硬掩膜230以及该牺牲栅极材料228以形成栅极开口236。然后可执行该替代金属栅极(replacementmetalgate；rmg)工艺的一第一部分。该rmg工艺可包括沉积一高k层238，然后一功函数金属层240于该栅极开口236中，如图17及图18所示。然后，一光散射层(odl)242可沉积于该晶圆200的上方并沉积至该功函数金属层240内的该栅极开口236的至少一部分中，如图19所示。然后可执行一选择性蚀刻以降低该功函数金属层240以及该高k层238，如图20及图21所示。然后可从该晶圆200移除该odl层242，如图20所示。

接着，可用一蚀刻移除该牺牲柱220以形成至少一导电路径开口244以及栅极开口246，如图22及图23所示。该蚀刻可通过例如一热磷酸(h3po4acid)、氧(o2)灰化等执行。然后，可通过执行一金属填充工艺以完成该rmg工艺。该金属可例如为铝(al)、钨(w)等，并可通过例如原子层沉积(atomiclayerdeposition；ald)或化学气相沉积(chemicalvapordeposition；cvd)予以沉积。例如，一金属可被沉积至该导电路径开口244以及栅极开口246中以形成一栅极金属区域248以及一导电路径金属区域250，如图24及图25所示。该导电路径金属区域250连接该栅极金属248与该源极/漏极区域。在沉积该金属248,250之后，一硬掩膜或自对准接触(self-alignedcontact；sac)盖252可形成于该栅极间隔件232内部的该栅极金属248的上方，如图26及图28所示。然后可于该晶圆200上执行一cmp以完成该栅极258的形成，如图28所示。接着，可沉积另一氧化层208以及执行一cmp，如图28所示。

最后，如图26至图29所示，可形成该源极/漏极接触件。首先，可执行光刻以于该氧化层208中形成至少一接触开口(未予图示)。接着，执行该金属填充工艺可通过沉积一硅化物层254于该至少一接触开口中。然后可沉积该接触金属256以形成该源极/漏极接触件，如图26至图28所示。该源极/漏极接触件可位于该源极/漏极区域234的至少一部分的上方并与该导电路径金属250的至少一部分重叠，如图28所示。

现请转至图2、图3、图14、图15、图17、图19、图20、图22、图24、图26以及图30至图43，其仅以示例的方式描述了图1的该半导体装置形成工艺的一部分的另一具体实施例。图2及图3显示了在该制造工艺期间获得的一半导体晶圆200的一部分。如前述更详细的描述，该晶圆200可例如包括一基板202、形成于该基板202上的至少一鳍片204、以及位于该至少一鳍片204上方的一硬掩膜206。最后，一氧化层208可沉积于该晶圆200的上方。

如图30所示，接着可对该氧化层208执行一蚀刻以露出形成中间半导体装置300的该硬掩膜206以及该鳍片204的一部分。该蚀刻在该硬掩膜206与该鳍片204的至少一部分之间的该氧化层208中形成凹陷。于执行蚀刻之后，可邻接该一个硬掩膜206以及该鳍片204的该暴露部分形成间隔件304，如图31及图32所示。该间隔件304可例如通过沉积一共形间隔材料层302于该装置300的上方而形成。然后，可执行一垂直蚀刻以移除该水平间隔材料302并形成该侧壁间隔件304。该蚀刻可例如为一反应离子蚀刻(rie)，如一控制rie。该rie蚀刻可例如是一相对于氧化物具有选择性的一氮化物蚀刻。然后，另一氧化层208可被沉积至该晶圆300的上方，如图6所示。

在抛光该氧化层208之后，可以使用一掩膜308执行光刻以将该导电路径开口覆盖到该装置300中，如图34所示。该光刻掩膜308可以被设计成覆盖将形成该导电路径开口的该间隔件304，如图34所示。接着，可执行一蚀刻以移除围绕该光刻掩膜308以及该未覆盖的间隔件304的该氧化层208的一部分，如图33及图34所示。然后，可移除该鳍硬掩膜206，如图35所示。然后可形成具有间隔件232的该牺牲栅极226，该牺牲栅极226包括一牺牲栅极材料228，其具有位于该牺牲栅极材料228上方的一栅极硬掩膜230以及邻接该牺牲栅极材料228与该栅极硬掩膜230的栅极间隔件232，如图14所示。

如图15所示，并参考图36，于形成该牺牲栅极226之后，可于该装置300上生长一外延层234。例如，该外延层234可被生长而将该鳍片204连接到该导电路径310以及该替代栅极248。然后，另一氧化层208可被沉积至该装置300的上方并执行一cmp。接着，可执行一聚拉以移除该栅极硬掩膜230以及该牺牲栅极材料228以形成栅极开口236，如图15所示。然后可执行该替代金属栅极(rmg)的一第一部分。该rmg工艺的该第一部分可包括沉积一高k层238以及一功函数金属层240于该栅极开口236中，如图17及图37所示。然后，一光散射层(odl)242可被沉积至该晶圆200的上方以及沉积至该功函数金属层240内的该栅极开口236的一部分中，如图19所示。然后可执行一选择性蚀刻以降低该功函数金属层240以及该高k层238，如图20至图38所示。然后可从该装置300移除该odl层242，如图20所示。

接着，该牺牲柱306可通过一蚀刻被移除以形成至少一导电路径开口244与栅极开口246，如图22及图39所示。该蚀刻可通过例如一热磷酸、氧(o2)灰化等予以执行。然后通过执行一金属填充工艺以完成该rmg工艺。该金属可例如为铝(al)、钨(w)等，并可通过例如原子层沉积(ald)或化学气相沉积(cvd)被沉积。例如，一金属可被沉积至该导电路径开口244与栅极开口246中以形成一栅极金属区域248以及一导电路径金属区域310，如图24及图43所示。该导电路径金属区域250连接该栅极金属248以及该源极/漏极区域。沉积该金属248、250之后，一硬掩膜或自对准接触(sac)盖252可形成于该栅极间隔件232内的该栅极金属248的上方，如图26及图28所示。然后可在该装置300上执行一cmp以完成该栅极258的形成，如图40及图42所示。接着，可沉积另一氧化层208并执行一cmp，如图42所示。

最后，如图40至图43所示，可形成该源极/漏极接触件。首先，可执行光刻以于该氧化层208中形成至少一接触开口(未予图示)。接着，可通过沉积一硅化物层254于该至少一接触开口中以执行该金属填充工艺。然后，可沉积该接触金属256以形成该源极/漏极接触件，如图40至图43所示。该源极/漏极接触件可位于该源极/漏极区域234的至少一部分的上方并与该导电路径金属310的至少一部分重叠，如图43所示。

本文所使用的术语仅用于描述特定实施例的目的，而非用于限制本发明。如本文所使用的，该单数形成的“一”、“一个”、“该”也旨在包括复数形式，除非上下文另有明确指示。应进一步理解的是，该术语“包括”(以及任何形式的包括，如“包含”、“包含有”)，“具有”(及任何形式的具有，如“有”、“含有”)，“包括”(以及包含的任何形式，如“包含有”)，“含有”(及任何形式的含有，如“包含有”)均为开放形式的连结动词。因此，“包含”、“具有”、“包括”或“含有”一个或多个步骤或元件的方法或装置具有那些一个或多个步骤组或元件组，但不限于仅具有那些一个或多个步骤组或元件组。类似的，“包含”、“具有”、“包括”或“含有”一个或多个特征组的一个方法的一个步骤或一个装置的一个元件具有这些一个或多个特征组，但不限于仅具有那些或更多特征组。此外，以某种方式配置的一个装置或结构至少以这种方式配置，但也可以以未列出的方式进行配置。

所附权利要求书中的所有方式或步骤附加功能元件的相应结构、材料、作用、以及等同物(如果有的话)旨在包括与特别要求保护的其他要求保护的元件结合执行功能的任何结构、材料、或动作。已为了说明和描述的目的而呈现了本发明的描述，但并不旨在以所公开的形式穷举或限于本发明。在不脱离本发明的范围和精神的情况下，许多修改和变化对于本领域技术人员而言是显而易见的。所选择和描述的实施例是为了更好地解释本发明的一个或多个方面的原理和实际应用，并且使得本领域的普通技术人员能够了解本发明的各个实施例的一个或多个方面，其具有各种各样的实施例修改适合于预期的特定用途。