一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器的制作方法

本发明涉及半导体存储技术领域，具体涉及的是将两种无机二维材料h-bn和mos2应用到阻变存储器之中。

技术背景

随着半导体制造工艺水平的提高，信息产业得到快速的发展，信息量不断增加，器件集成度不断提高，对于信息的存储要求也越来越高。传统存储器已经无法满足信息高速发展的需要。现阶段人们将研究重点放在非易失性存储器上，它具有传统存储器无法达到的优点。

传统氮化物作为阻变存储器介电层，可以实现较大的开关比和较好的数据保持特性，但是其缺点在于由于氮化物具有大的介电常数，较强的介电特性，所以在forming和set过程中需要比较大的操作电压，并且reset过程电流较大，造成器件功耗大，不利于器件的高密度集成化。

为降低单独氮化物作为阻变层的阻变存储器件的forming和set电压，降低reset电流，实现低功耗，就需要不断减薄阻变层厚度，这不仅会大大增加薄膜制备的难度，并且由于氮化物薄膜厚度的减薄将会导致器件的保持特性和稳定性下降，开关比也会有所下降。

传统阻变存储器是基于上电极-阻变功能层-下电极的三明治结构，以往阻变功能层大多采用单一材料，包括无机材料或者有机材料。基于一些叠层结构的优势，现有很多研究人员将研究重点放在新型叠层结构的构建上。在叠层结构中可以克服单层结构存在的不足，改善单层结构的性能。但是采用叠层结构的缺点在于某种材料的堆叠会对另外一种材料的一些性能造成一定影响，在提升器件的某一性能时不可避免造成另外一些性能的下降。

技术实现要素：

本发明的目的在于提供一种基于氮化硼/硫化钼/氮化硼三明治结构的阻变存储器件，阻变层为氮化硼薄膜和硫化钼薄膜构成的三明治结构。该结构中硫化钼的插入提供了一定的空位和缺陷，离子和电子的俘获与释放更容易发生，使得导电细丝的形成与断开更容易，相比于单独氮化物阻变存储器件而言可以大大降低操作电压(forming电压小于2v，set电压小于800mv)，并且可以降低reset电流值(由100ma降低到小于1ma)，实现器件的低功耗。硫化钼作为插层材料插入到两层氮化硼薄膜之间对器件的保持特性、稳定性和开关比不会造成影响。本发明还给出了离子束溅射与化学气相沉积共制备硫化钼薄膜的方法，实现厚度可控且大面积的硫化钼薄膜的制备。

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，其中阻变层为氮化硼/硫化钼/氮化硼构成的三明治结构，其中上、下氮化硼层为同种方法、相同条件下制备的氮化硼薄膜，中间层硫化钼作为插层材料插入到两层氮化硼中间，形成一种垂直对称结构；

所述三明治结构中上层和下层的氮化硼的厚度为1-50nm。

所述三明治结构中硫化钼插层的厚度为0.75-10nm。

所述上、下电极为电学性质活泼的金属铜、银、铝、镍中的一种或其组合。

所述的硫化钼薄膜采用离子束溅射与化学气相沉积法共制备，制备方法如下：

1)以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

2)在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为1-20nm。

3)在真空管式炉中对mo膜进行硫化，最终生成硫化钼薄膜；

4)采用湿法转移的方式，将硫化钼薄膜转移到底层bn薄膜上；

本发明的优点在于：阻变层采用的是氮化硼/硫化钼/氮化硼三明治结构，其中硫化钼作为插层材料插入到两层氮化硼中间作为电荷俘获释放层，相比于单独氮化物作为阻变层而言降低了器件的操作电压(forming电压小于2v，set电压小于800mv)和reset电流(由100ma降低到小于1ma)，并且可以实现低功耗。硫化钼作为插层材料插入到两层氮化硼薄膜之间对器件的保持特性和开关比不会造成影响。活泼的金属电极材料在该阻变层中可以形成稳定的导电细丝，并且无其他导电机制的影响，从而大大增加了器件的稳定性。本发明还给出了离子束溅射与化学气相沉积共制备硫化钼薄膜的方法，实现厚度可控且大面积的硫化钼薄膜的制备。

附图说明

图1为该阻变存储器的结构示意图，

图中：1.下电极；2.氮化硼薄膜ⅰ；3.mos2薄膜；4.氮化硼薄膜ⅱ；5.上电极。

图2是本发明基于氮化硼薄膜作为阻变功能层的阻变存储器单极性电流-电压特性曲线，

图3是基于氮化硼薄膜作为阻变功能层和基于氮化硼/硫化钼/氮化硼三明治结构共同作为阻变功能层的阻变存储器器件reset过程的电流-电压特性曲线。

具体实施方式

实施例1

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，包括上电极、下电极、氮化硼、硫化钼，整体结构参见附图1(以下实施例结构均相同)，依次为下电极1、氮化硼薄膜ⅰ2、mos2薄膜3、氮化硼薄膜ⅱ4、上电极5，其中氮化硼薄膜采用磁控溅射方法制备，其厚度为10nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜。下电极1材料选用150nm的铝金属，上电极5材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为10nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为10nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼(mos2)薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼(bn)薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为10nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

实施例2

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，结构与实施例1相同，其中氮化硼薄膜ⅰ、ⅱ采用磁控溅射方法制备，其厚度为20nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为40nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为10nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为20nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

实施例3

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，结构与实施例1相同，其中氮化硼薄膜ⅰ、ⅱ采用磁控溅射方法制备，其厚度为30nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜，。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为40nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为10nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为30nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

实施例4

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，结构与实施例1相同，其中氮化硼薄膜ⅰ、ⅱ采用磁控溅射方法制备，其厚度为40nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜，。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为40nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为10nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为40nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

实施例5

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，结构与实施例1相同，其中氮化硼薄膜ⅰ、ⅱ采用磁控溅射方法制备，其厚度为50nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜，。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为50nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为10nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为50nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

实施例6

一种利用氮化硼薄膜作为阻变功能层的阻变存储器件，包括上电极、下电极、氮化硼，其中氮化硼薄膜采用磁控溅射方法制备，其厚度为20nm，阻变功能层为氮化硼薄膜。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为20nm。

步骤三通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试，该器件为一种单极性阻变存储器件，可以实现单极性操作，如图2所示。

实施例7

一种基于氮化硼/硫化钼/氮化硼三明治结构作为阻变功能层的阻变存储器，包括上电极、下电极、氮化硼、硫化钼，其中氮化硼薄膜采用磁控溅射方法制备，其厚度为10nm，阻变功能层为氮化硼/硫化钼/氮化硼三明治结构薄膜，。下电极材料选用150nm的铝金属，上电极材料选用150nm的铜金属。

该阻变存储器的制备方法如下：

步骤一在绝缘衬底上通过pvd(physicalvapordeposition)工艺沉积150nm厚的铝金属做为下电极；

步骤二在底电极上利用磁控溅射的方法沉积氮化硼薄膜，厚度为10nm。

步骤三以si片为衬底，利用热氧化方法制备300nm的sio2绝缘层；

步骤四在sio2绝缘层上采用离子束溅射方法沉积金属mo膜，其厚度为20nm；

步骤五在三温区管式炉中对mo膜进行硫化最终生成硫化钼薄膜；

步骤六采用湿法转移的方式，将mos2薄膜转移到沉积了氮化硼薄膜的基片上；

步骤七通过磁控溅射的方法在已经转移了mos2薄膜的基片上沉积氮化硼薄膜，厚度为10nm；

步骤八通过pvd(physicalvapordeposition)工艺沉积150nm厚的铜金属做为上电极；

电学特性通过半导体参数分析仪测试。

图3是基于氮化硼薄膜作为阻变功能层和基于氮化硼/硫化钼/氮化硼三明治结构共同作为阻变功能层的阻变存储器器件reset过程的电流-电压特性曲线。从图中可以看出硫化钼的插入大大降低了操作电压(从1.25v减小到0.7v)和reset电流(从10μa减小到1na)，大大降低了器件功耗。

实例1-7的测试结果汇总表：