一种横向功率器件的高压互连结构的制作方法

本发明属于半导体功率器件技术领域，具体涉及横向功率器件的高压互连结构。

背景技术：

众所周知，在高压集成电路hvic(highvoltageintegratedcircuit)中，用来在同一颗芯片上的高压端和低压端之间传输电流信号的高压互连线(highvoltageinterconnection，简称hvi)是影响hvic发展的关键因素。由高压部分连出hvi直接跨过器件表面，影响器件表面的电场分布，导致局部电场过大，显著降低了击穿电压。而反向偏置时，hvi相对于器件表面带正电，引入了额外的纵向垂直电场，从而增加了器件的表面电场峰值，降低了击穿电压，并且可能会造成严重的热载流子注入。hvi对hvic带来了不可避免的负面影响，因此如何降低hvi器件和电路的影响一直是专家学者研究的热点。

soi横向功率器件的基本结构是resurf(reducedsurfacefield)结构，附图1给出了一个典型的常规soiresurfldmos高压互连器件的三维结构示意图，它是由半导体衬底1，外延层2，外延层2包括作为漂移区的半导体区域3、半导体漏区5、半导体体区6、半导体体接触区7、半导体源区8，栅氧化层9，栅极10，源极金属11，漏极金属12，金属前绝缘介质层13，高压互连金属线15组成。在该结构中，hvi直接跨过高电位栅驱动极的高压结终端和整个漂移区，其高电势导致下方漂移区的电场分布发生改变，从而恶化了器件及高压结终端的击穿性能。

申请号为：cn201210519390.4的中国专利，在高压互连结构中采用了双层部分多晶屏蔽场板，如附图2所示。它在金属前绝缘介质层11上制作第一层多晶屏蔽场板12、第二层多晶屏蔽场板13，源极7与第二层屏蔽场板源端子场板相连，漏极9与第一层屏蔽场板漏端子场板相连。该结构利用双层场板的电容偶合作用，极大增加了互连线与器件之间等效电容的面积，减少了高压互连场致电荷量，从而很好地屏蔽了高压互连线效应。但是该结构引入了双层部分多晶屏蔽场板，增加了工艺复杂性和器件成本。

chenwj等人在文献“anovelstructurewithmultipleequipotentialringsforshieldingtheinfluenceofahighvoltageinterconnection”中提出了一种多等位环ldmos结构，如附图3所示。它在金属前绝缘介质层增加了多个多晶硅场板12，并且多晶硅场板的一端与硅表面相连，形成了等位环，7是p-top层。该结构利用多等位环实现高压屏蔽，提高器件的击穿电压，但是多等位环及p-top层的存在增加了工艺的复杂度。

技术实现要素：

针对现有技术中存在的不足，本发明所要解决的技术问题是提供一种横向功率器件的高压互连结构，采用该结构，利用高k(高介电常数)绝缘区可以调制hvi引起的表面电场分布，屏蔽hvi的影响，避免击穿电压的降低。此外，该结构工艺简单，仅需增加一块掩膜版就能实现高k介质区域，并与标准cmos工艺完全兼容，成本较低。

本发明的目的是通过如下技术方案实现的：

一种横向功率器件的高压互连结构，包括位于最下方的衬底1，位于衬底1上方的外延层2；所述外延层2包括：位于顶部一侧的半导体漏区5、位于另一侧的半导体体区6、以及位于所述半导体漏区5和半导体体区6之间的漂移区；所述半导体体区6中具有半导体源区8和半导体体接触区7；同时与所述半导体源区8和半导体体接触区7接触的是源极金属11；与半导体漏区5接触的是漏极金属12；半导体体区6表面分别和半导体源区8以及漂移区接触的是栅氧化层9，栅氧化层9上方的是栅极金属10；一头与漏极金属12相连的是高压互连金属线15，隔绝所述高压金属互连线15的是绝缘介质层13：所述漂移区由半导体区域3、绝缘介质层13以及同时处于绝缘介质层13和高压互连金属线15二者正下方的高k绝缘体区域4构成。

所述的高k绝缘体区域4为高k介质，其材料为氧化物或氮化物绝缘材料。

所述的高k绝缘体区域4的材料为si3n4、al2o3、tio2、y2o3、la2o3、ta2o5或hfo2。

所述高k绝缘体区域4的正上方区域的绝缘介质层13为常规二氧化硅或由低k材料制成的低k绝缘介质层14。

所述低k材料为掺杂二氧化硅、有机聚合物或多孔材料。

所述低k绝缘介质层14厚度厚于绝缘介质层13，并延伸至高k绝缘体区域4。

所述的高k绝缘体区域4可延伸至衬底1的内部。

进一步地，所述低k绝缘介质层14厚度厚于绝缘介质层13，并延伸至高k绝缘体区域4。

所述横向功率器件采用体硅、soi、碳化硅、砷化镓、磷化铟或锗硅材料制作。

所述横向功率器件的具体形式是横向pn二极管、横向扩散场效应晶体管ldmos或横向绝缘栅双极型晶体管ligbt。

本发明的主要优点在于：

该结构能够按照标准的cmos工艺制备，因此该工艺是一个与标准cmos工艺完全兼容的工艺方案。它仅需一块掩膜版就能实现高k介质区域，因此工艺制备简单，成本低廉。利用该方法制备的器件可以减小hvi对表面电场的影响，从而大大增强器件在具有hvi时的耐压能力。

附图说明

图1是常规resurfldmos高压互连器件的三维结构示意图；

图1中：1-半导体衬底、2-外延层、3-半导体区域、5-半导体漏区、6-半导体体区、7-半导体体接触区、8-半导体源区、9-栅氧化层、10-栅极、11-源极金属、12-漏极金属、13-绝缘介质层、15-高压互连金属线。

图2是具有双层部分多晶屏蔽场板高压互连ldmos的三维结构示意图；

图2中：1-半导体衬底、2-外延层、3-半导体体区、4-半导体体接触区、5-半导体源区、6-半导体漏区、7-与第一层屏蔽场板源端子场板相连的源极、8-栅极、9-与第一层屏蔽场板源端子场板相连的漏极、10-栅氧化层、11-绝缘介质层、12-第一层屏蔽多晶硅场板、13-第二层屏蔽多晶硅场板、14-高压互连金属线。

图3是具有多等位环高压互连ldmos的三维结构示意图；

图3中：1-半导体衬底、2-外延层、3-半导体体区、4-半导体体接触区、5-半导体源区、6-半导体漏区、7-与第一层屏蔽场板源端子场板相连的源极、8-源极金属、9-多晶硅栅极、10-漏极金属、11-栅氧化层、12-多晶硅场板、13-高压互连金属线；

图4a是本发明提供的具有高k绝缘区的高压互连ldmos的三维结构示意图；

图4b是本发明提供的沿图4a中ab线的器件截面图；

图5a是本发明提供的具有高k绝缘区、低k绝缘介质区的高压互连ldmos的三维结构示意图；

图5b是本发明提供的沿图5a中ab线的器件截面图；

图6a是本发明提供的具有高k绝缘区、延伸低k绝缘介质区的高压互连ldmos的三维结构示意图；

图6b是本发明提供的沿图6a中ab线的器件截面图；

图7a是本发明提供的具有延伸高k绝缘区、低k绝缘介质区的高压互连ldmos的三维结构示意图；

图7b是本发明提供的沿图7a中ab线的器件截面图；

图8a是本发明提供的具有延伸高k绝缘区、延伸低k绝缘介质区的高压互连ldmos的三维结构示意图；

图8b是本发明提供的沿图8a中ab线的器件截面图；

图4-图8中1-半导体衬底；2-外延层；3-半导体区域；4-高k绝缘体区域；5-半导体漏区；6-半导体体区；7-半导体体接触区；8-半导体源区；9-栅氧化层；10-栅极金属；11-源极金属；12-漏极金属；13-绝缘介质层；14-低k绝缘介质层；15-高压互连金属线。

图9是相同结构参数的常规ldmos结构、常规高压互连ldmos结构以及本发明提供的具有高k绝缘区(k＝600的高压互连ldmos结构的等势线分布。

具体实施方式

下面将结合本发明实施例，对本发明进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：

如图4a所示，是本发明提供的一种具有高k绝缘区的横向功率器件的三维结构示意图，图4b是沿图4a中ab线的器件截面图。可以看出，它是在外延层2上刻蚀一定形状的沟槽，接着在沟槽内填充具有高介电常数的绝缘材料，从而形成半导体区域3和高k绝缘体区域4。接着利用常规ldmos高压互连工艺在外延层2内形成半导体漏区5、半导体体区6、半导体体接触区7、半导体源区8、栅氧化层9、栅极金属10、源极金属11、漏极金属12，绝缘介质层13、高压互连金属线15。

实施例2

在基本结构不变的情况下，进行变通设计，图5a是本发明提供的具有高k绝缘体区、低k绝缘介质区的高压互连ldmos，图5b是沿图5a中ab线的器件截面图。从图中可以看出，高k绝缘体区域4的正上方区域的绝缘介质层13为由低k材料制成的低k绝缘介质层14，而漂移区中的半导体区域3上方的绝缘介质仍采用的是常规二氧化硅。

实施例3

在基本结构不变的情况下，进行变通设计，图6a是本发明提供的具有高k绝缘区、延伸低k绝缘介质区的高压互连ldmos，图6b是沿图6a中ab线的器件截面图。从图中可以看出，该结构的漂移区由半导体区域3、高k绝缘区域4以及其上方的低k绝缘介质层14组成，低k绝缘介质层14厚度厚于绝缘介质层13，并延伸至高k绝缘体区域4。而半导体区域3上方的绝缘介质层采用的仍是常规二氧化硅。

实施例4

图7a是本发明提供的具有延伸高k绝缘区、低k绝缘介质区的高压互连ldmos，图7b是沿图7a中ab线的器件截面图。从图中可以看出，该结构的高k绝缘区域4延伸到了衬底1中，高k绝缘区域4上方的绝缘介质层采用的是低k材料，而半导体区域3上方的绝缘介质层采用的是常规二氧化硅。

实施例5

图8a是本发明提供的具有延伸高k绝缘区、延伸低k绝缘介质区的高压互连ldmos，图8b是沿图8a中ab线的器件截面图。从图中可以看出，该结构的高k绝缘区域4延伸到了衬底1中；低k绝缘介质层14厚度厚于绝缘介质层13，低k绝缘介质层14延伸到了漂移区中，高k绝缘区域4上方的绝缘介质层采用的是低k材料，而半导体区域3上方的绝缘介质层采用的是常规二氧化硅。

实施例6

图9是相同结构参数的常规ldmos结构、常规高压互连ldmos结构以及本发明提供的具有高k绝缘区(k＝600)的高压互连ldmos结构的等势线分布。

本发明的工作原理：下面以soildmos为例，对本发明的工作机理进行说明。

图9比较了常规ldmos结构、常规高压互连ldmos结构以及本发明提供的具有高k绝缘区(k＝600)的高压互连ldmos结构的等势线分布，三种结构具有相同的几何尺寸。由图9a可知，对于常规ldmos结构，漂移区两端的表面等势线较密集，而在漂移区中部相对稀疏，从而导致在漂移区的两侧产生两个电场峰值，漂移区内部的电场比较低。由图9b可知，对于常规高压互连ldmos结构，漂移区的等势线在源端产生了集聚现象，因此源端的电场急剧增加，取得了一个极高的电场峰值，其击穿电压相对常规ldmos急速下降。而对于图9c中具有高k绝缘区的高压互连ldmos结构而言，漂移区的等势线分布非常均匀，漂移区内部能够均匀地承担外加电压，从而能够大大增强器件的击穿电压。

本发明通过在常规高压互连ldmos结构的漂移区中引入高k绝缘区，优化了漂移区的表面电场分布，提高了器件的击穿电压。且该结构的工艺仅需一块掩膜版就能实现高k绝缘区域，与标准cmos工艺完全兼容，具有工艺简单、成本低廉等优点。