混合型CMOS器件及其制作方法与流程

本发明涉及显示技术领域，尤其涉及一种混合型cmos器件及其制作方法。

背景技术：

高性能低功耗的数字电路通常需要采用互补型金属氧化物半导体(cmos)结构的晶体管，金属氧化物半导体的代表为铟镓锌氧化物(igzo)，然而，由于igzo的价带上方存在有大量的缺陷态，这些缺陷态会耗尽空穴，使得igzo只能表现为n型单极性半导体，p型半导体的缺失使得基于igzotft的逻辑电路设计面临难题。

目前关于igzotft的逻辑电路的设计可大体分为两类：

第一类是仅使用由igzotft组成的pseduo-cmos晶体管实现非门(反相器)，在pseduo-cmos设计时，由于负载管和驱动管要有不同的阈值电压，这就要求在同一个样品上同时制备出耗尽型(depletionmode)和增强型(enhancementmode)igzotft，因此引入双栅结构或双层主动层结构、以及对负载管额外光照等方法被发明出来并应用于由igzotft组成的pseduo-cmos晶体管的制程中，然而即使采用这些工艺改进反相器，也未能解决伪cmos的静态功耗大和噪声容限小的问题；

第二类是采用混合型cmos晶体管实现非门(反相器)，即p型负载管(pmos晶体管)采用其他半导体材料实现，在以往的混合型cmos晶体管的设计中，p型负载管使用的半导体材料不是二维碳纳米管(cnt)材料就是有机半导体材料，然而cnt材料的制备过程中总是会有部分材料被金属化，有机半导体tft的迁移率低、稳定性差且对环境中的水氧敏感，因此，适用于大规模制备的混合型cmos晶体管方案依然有待研究。

技术实现要素：

本发明的目的在于提供一种混合型cmos器件的制作方法，与现有的采用二维碳纳米管材料或者有机半导体材料来制备pmos晶体管有源层的方法相比，制得的混合型cmos器件具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。

本发明的目的还在于提供一种混合型cmos器件，与现有的混合型cmos器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。

为实现上述目的，本发明提供一种混合型cmos器件的制作方法，包括如下步骤：

步骤1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上形成第一有源层，所述第一有源层的材料包括低温多晶硅；

在所述缓冲层上形成覆盖所述第一有源层的第一栅极绝缘层；

在所述第一栅极绝缘层上形成对应于所述第一有源层上方的第一栅极以及与所述第一栅极间隔设置的第二栅极；

步骤2、以所述第一栅极为阻挡层，对所述第一有源层的两端进行p型重掺杂，在所述第一有源层的两端分别形成源极接触区与漏极接触区，得到待氢化处理样品；

步骤3、采用氢气等离子体对所述待氢化处理样品进行等离子体处理，以对第一有源层进行氢化处理；

步骤4、在所述第一栅极绝缘层上形成覆盖所述第一栅极与第二栅极的第二栅极绝缘层；

在所述第二栅极绝缘层上形成对应于第二栅极上方的第二有源层，所述第二有源层的材料包括金属氧化物半导体；

步骤5、在所述第二有源层上形成刻蚀阻挡层，并且在所述第一栅极绝缘层与第二栅极绝缘层上形成对应于所述第一有源层的源极接触区上方的第一通孔以及对应于所述第一有源层的漏极接触区上方的第二通孔；

步骤6、形成位于所述第二栅极绝缘层上的第一源极、以及位于所述刻蚀阻挡层、第二有源层及第二栅极绝缘层上的源漏极共用结构层与第二漏极；

所述第一源极经由所述第一通孔与所述第一有源层的源极接触区相接触；所述源漏极共用结构层的一端经由第二通孔与所述第一有源层的漏极接触区相接触，另一端与所述第二有源层的一端直接相接触；所述第二漏极与所述第二有源层的另一端直接相接触；制得混合型cmos器件；

步骤7、对所述混合型cmos器件进行退火处理；

步骤8、对所述混合型cmos器件进行快速热退火处理，以去除第二有源层中的氢元素。

所述步骤1中，所述第一有源层的制备方法为：在所述缓冲层上沉积非晶硅薄膜，对所述非晶硅薄膜进行激光退火处理，使所述非晶硅薄膜结晶转化为低温多晶硅薄膜，对所述低温多晶硅薄膜进行刻蚀图形化后得到第一有源层；

所述步骤4中，所述第二有源层的制备方法为：在所述第二栅极绝缘层上沉积金属氧化物半导体薄膜，对所述金属氧化物半导体薄膜进行刻蚀图形化后得到第二有源层。

所述步骤2中，采用离子注入的方式对所述第一有源层的两端进行p型重掺杂；所述p型重掺杂使用的p型离子为硼离子。

所述步骤5包括：在所述第二有源层与第二栅极绝缘层上形成刻蚀阻挡薄膜，采用一道光刻制程对所述刻蚀阻挡薄膜进行图形化处理形成刻蚀阻挡层，并且在同一道光刻制程中对所述第一栅极绝缘层与第二栅极绝缘层进行图形化处理形成第一通孔与第二通孔。

所述混合型cmos器件中，所述第一有源层、第一栅极、第一源极、及源漏极共用结构层共同组成pmos晶体管，所述第二有源层、第二栅极、源漏极共用结构层、及第二漏极共同组成nmos晶体管；所述pmos晶体管中，所述源漏极共用结构层起到漏极的作用，所述nmos晶体管中，所述源漏极共用结构层起到源极的作用。

所述步骤7中，所述退火处理在氮气环境下进行，所述退火处理的温度为300℃～400℃，所述退火处理的时间为1小时至3小时。

所述步骤8中，所述快速热退火处理在氮气环境下进行，所述快速热退火处理的温度为500℃～520℃，所述快速热退火处理的时间为1分钟至5分钟。

本发明还提供一种混合型cmos器件，包括：衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的第一有源层、设于所述缓冲层上且覆盖所述第一有源层的第一栅极绝缘层、设于所述第一栅极绝缘层上且对应于所述第一有源层上方的第一栅极以及与所述第一栅极间隔设置的第二栅极、设于所述第一栅极绝缘层上且覆盖所述第一栅极与第二栅极的第二栅极绝缘层、设于所述第二栅极绝缘层上且对应于第二栅极上方的第二有源层、设于所述第二有源层上的刻蚀阻挡层、设于所述第二栅极绝缘层上的第一源极、以及设于所述刻蚀阻挡层、第二有源层及第二栅极绝缘层上的源漏极共用结构层与第二漏极；

所述第二有源层的材料包括金属氧化物半导体；所述第一有源层的材料包括低温多晶硅；所述第一有源层的两端分别设有源极接触区与漏极接触区，所述源极接触区与漏极接触区均为p型重掺杂区；

所述第一栅极绝缘层与第二栅极绝缘层上设有对应于所述第一有源层的源极接触区上方的第一通孔以及对应于所述第一有源层的漏极接触区上方的第二通孔；

所述第一源极经由所述第一通孔与所述第一有源层的源极接触区相接触；所述源漏极共用结构层的一端经由第二通孔与所述第一有源层的漏极接触区相接触，另一端与所述第二有源层的一端直接相接触；所述第二漏极与所述第二有源层的另一端直接相接触。

所述源极接触区与漏极接触区中的p型离子为硼离子；所述金属氧化物半导体为铟镓锌氧化物。

所述混合型cmos器件中，所述第一有源层、第一栅极、第一源极、及源漏极共用结构层共同组成pmos晶体管，所述第二有源层、第二栅极、源漏极共用结构层、及第二漏极共同组成nmos晶体管；所述pmos晶体管中，所述源漏极共用结构层起到漏极的作用，所述nmos晶体管中，所述源漏极共用结构层起到源极的作用。

本发明的有益效果：本发明的混合型cmos器件的制作方法采用低温多晶硅制备pmos晶体管的有源层，同时采用金属氧化物半导体制备nmos晶体管的有源层，两种半导体材料混合使用，组成混合型cmos器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备pmos晶体管有源层的方法相比，本发明制得的混合型cmos器件具有更加优异的电学性能；在制作过程中对第一有源层进行氢化处理，提高第一有源层的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层中的氢污染，保证第二有源层具有良好的电学性能；与仅采用硅基半导体材料的cmos器件相比，本发明制得的混合型cmos器件具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的cmos器件的制作方法相比，本发明的混合型cmos器件的制作方法的工艺更简单，方便加工。本发明的混合型cmos器件采用上述方法制得，与现有的混合型cmos器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图1为本发明的混合型cmos器件的制作方法的流程图；

图2至图5为本发明的混合型cmos器件的制作方法的步骤1的示意图；

图6为本发明的混合型cmos器件的制作方法的步骤2的示意图；

图7为本发明的混合型cmos器件的制作方法的步骤3的示意图；

图8至图9为本发明的混合型cmos器件的制作方法的步骤4的示意图；

图10至图11为本发明的混合型cmos器件的制作方法的步骤5的示意图；

图12为本发明的混合型cmos器件的制作方法的步骤6的示意图及本发明的混合型cmos器件的基本结构示意图；

图13为本发明的混合型cmos器件的制作方法的步骤7中氢元素扩散的示意图；

图14为本发明的混合型cmos器件的制作方法的步骤8中去除第二有源层内的氢污染的示意图；

图15为去氢处理前后的nmos晶体管的转移特性曲线；

图16为去氢处理后的nmos晶体管的场效应迁移率曲线；

图17为本发明的混合型cmos器件的制作方法的步骤9的示意图及本发明的混合型cmos器件的完整结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1，本发明提供一种混合型cmos器件的制作方法，包括如下步骤：

步骤1、如图2至图4所示，提供衬底基板10，在所述衬底基板10上形成缓冲层20，在所述缓冲层20上形成第一有源层30，所述第一有源层30的材料包括低温多晶硅；

如图5所示，在所述缓冲层20上形成覆盖所述第一有源层30的第一栅极绝缘层40；

在所述第一栅极绝缘层40上形成对应于所述第一有源层30上方的第一栅极51以及与所述第一栅极51间隔设置的第二栅极52。

具体的，如图2至图4所示，所述步骤1中，所述第一有源层30的制备方法为：在所述缓冲层20上沉积非晶硅薄膜21，对所述非晶硅薄膜21进行激光退火处理，使所述非晶硅薄膜21结晶转化为低温多晶硅薄膜22，对所述低温多晶硅薄膜22进行刻蚀图形化后得到第一有源层30。

具体的，所述缓冲层20的厚度为300nm。

具体的，所述衬底基板10为玻璃基板。

步骤2、如图6所示，以所述第一栅极51为阻挡层，对所述第一有源层30的两端进行p型重掺杂，在所述第一有源层30的两端分别形成源极接触区31与漏极接触区32，得到待氢化处理样品35。

具体的，所述步骤2中，采用离子注入的方式对所述第一有源层30的两端进行p型重掺杂。

优选的，所述p型重掺杂使用的p型离子为硼离子(b+)。

具体的，所述源极接触区31与漏极接触区32中的p型离子浓度为1×10¹⁴ions/cm³～8×10¹⁵ions/cm³。

步骤3、如图7所示，采用氢气等离子体对所述待氢化处理样品35进行等离子体处理，以对第一有源层30进行氢化处理，提升第一有源层30的电学性能。

具体的，所述步骤3在等离子体增强化学气相沉积(pecvd)腔体内进行。

步骤4、如图8至图9所示，在所述第一栅极绝缘层40上形成覆盖所述第一栅极51与第二栅极52的第二栅极绝缘层60；

在所述第二栅极绝缘层60上形成对应于第二栅极52上方的第二有源层70，所述第二有源层70的材料包括金属氧化物半导体。

具体的，如图8至图9所示，所述步骤4中，所述第二有源层70的制备方法为：在所述第二栅极绝缘层60上沉积金属氧化物半导体薄膜61，对所述金属氧化物半导体薄膜61进行刻蚀图形化后得到第二有源层70。

优选的，所述金属氧化物半导体为铟镓锌氧化物(igzo)。

优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的材料为氧化硅(siox)。

具体的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度总和为400nm。优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度均为200nm。

步骤5、如图10至图11所示，在所述第二有源层70上形成刻蚀阻挡层80，并且在所述第一栅极绝缘层40与第二栅极绝缘层60上形成对应于所述第一有源层30的源极接触区31上方的第一通孔61以及对应于所述第一有源层30的漏极接触区32上方的第二通孔62。

具体的，如图10至图11所示，所述步骤5包括：在所述第二有源层70与第二栅极绝缘层60上形成刻蚀阻挡薄膜71，采用一道光刻制程对所述刻蚀阻挡薄膜71进行图形化处理形成刻蚀阻挡层80，并且在同一道光刻制程中对所述第一栅极绝缘层40与第二栅极绝缘层60进行图形化处理形成第一通孔61与第二通孔62。

具体的，所述刻蚀阻挡层80的厚度为100nm。

步骤6、如图12所示，形成位于所述第二栅极绝缘层60上的第一源极91、以及位于所述刻蚀阻挡层80、第二有源层70及第二栅极绝缘层60上的源漏极共用结构层92与第二漏极93；

所述第一源极91经由所述第一通孔61与所述第一有源层30的源极接触区31相接触；所述源漏极共用结构层92的一端经由第二通孔62与所述第一有源层30的漏极接触区32相接触，另一端与所述第二有源层70的一端直接相接触；所述第二漏极93与所述第二有源层70的另一端直接相接触；

制得混合型cmos器件100。

具体的，所述步骤6中，所述第一源极91、源漏极共用结构层92及第二漏极93的制备方法为：在所述第二栅极绝缘层60、刻蚀阻挡层80及第二有源层70上沉积源漏极金属薄膜(未图示)，对所述源漏极金属薄膜进行刻蚀图形化后得到第一源极91、源漏极共用结构层92及第二漏极93。

具体的，所述混合型cmos器件100中，所述第一有源层30、第一栅极51、第一源极91、及源漏极共用结构层92共同组成pmos晶体管，所述第二有源层70、第二栅极52、源漏极共用结构层92、及第二漏极93共同组成nmos晶体管；所述pmos晶体管中，所述源漏极共用结构层92起到漏极的作用，所述nmos晶体管中，所述源漏极共用结构层92起到源极的作用。

通过使nmos晶体管与pmos晶体管共用源漏极，有利于实现混合型cmos器件100的反相器功能。

具体的，所述混合型cmos器件100应用于逻辑电路中实现反相器功能时，nmos晶体管是驱动管，pmos晶体管是负载管。

步骤7、对所述混合型cmos器件100进行退火处理，以提升由金属氧化物半导体材料制备的第二有源层70的电学性能。

具体的，所述步骤7中，所述退火处理在氮气(n2)环境下进行，所述退火处理的温度为300℃～400℃，所述退火处理的时间为1小时至3小时。

优选的，所述步骤7中，所述退火处理的温度为350℃，所述退火处理的时间为1小时。

如图13所示，所述步骤7的退火处理过程中，先前(所述步骤3中)被氢化的第一有源层30内的氢元素71会在高温条件下穿过第一栅极绝缘层40与第二栅极绝缘层60扩散到第二有源层70内，对第二有源层70内的金属氧化物半导体材料造成氢污染，我们测试经过步骤6退火后的nmos晶体管，发现其开关比极低，电流大小几乎不受栅压调控，因此有必要在后续的步骤7中对所述第二有源层70进行去氢处理，以提升第二有源层70的性能，进而提升nmos晶体管的电学性能。

优选的，所述步骤7的退火处理在管式炉内进行。

步骤8、对所述混合型cmos器件100进行快速热退火(rta)处理，以去除第二有源层70中的氢元素71。

优选的，所述步骤8中，所述快速热退火处理在氮气环境下进行，所述快速热退火处理的温度为500℃～520℃，所述快速热退火处理的时间为1分钟至5分钟。优选的，所述快速热退火处理的温度为510℃，所述快速热退火处理的时间为3分钟。

如图14所示，所述步骤8采用快速热退火的方法定向去除第二有源层70内的氢污染，在510℃的高温下，氢键更容易断裂扩散也会更剧烈，将退火的时间控制在3分钟，此时，第二有源层70内的氢元素71会穿过100nm的刻蚀阻挡层80而扩散到外部环境中，而第一有源层30内的氢元素71却无法穿过较厚的第一栅极绝缘层40与第二栅极绝缘层60(厚度总和为400nm)去污染第二有源层70，这个定向去氢的过程可以使nmos晶体管恢复到高开关比的状态，图15为去氢处理前后的nmos晶体管的转移特性曲线，图16为去氢处理后的nmos晶体管的场效应迁移率曲线，如图15与图16所示，经过去氢处理后，nmos晶体管的开关比达到10⁶，在线性工作区当vgs＝14v时，场效应迁移率的最大值为10.1cm²/(v·s)；从图16可以看出，金属氧化物半导体的场效应迁移率是随着栅压vgs增大而增大的，这是因为金属氧化物半导体的运输机制是percolation机制，也就是说载流子数目越多，统计出来的迁移率值也就越大。

优选的，所述步骤8的快速热退火处理在管式炉内进行。

优选的，所述混合型cmos器件的制作方法还包括：步骤9、如图17所示，在所述刻蚀阻挡层80与第二栅极绝缘层60上形成覆盖所述第一源极91、源漏极共用结构层92及第二漏极93的钝化层95。

具体的，所述钝化层95的材料为氧化硅(siox)、氮化硅(sinx)、或二者的组合。

优选的，所述混合型cmos器件的制作方法还包括：步骤10、对cmos器件100进行电学性能测试。

现有的仅使用低温多晶硅(ltps)作为半导体材料的cmos器件制作方法需要至少9次光刻工艺与4次掺杂工艺，而本发明使用低温多晶硅(ltps)与金属氧化物半导体(igzo)混合制作混合型cmos器件的方法只需要使用5次光刻工艺与1次掺杂工艺，而且金属氧化物半导体的工艺制程可与像素驱动tft阵列中的金属氧化物半导体的工艺制程同时进行，因此与ltpscmos器件的制程相比，本发明的混合cmos器件的制程工艺更为简单，方便加工。

本发明的混合型cmos器件的制作方法采用低温多晶硅制备pmos晶体管的有源层，同时采用金属氧化物半导体制备nmos晶体管的有源层，两种半导体材料混合使用，组成混合型cmos器件100，与现有的采用二维碳纳米管材料或者有机半导体材料来制备pmos晶体管有源层的方法相比，本发明制得的混合型cmos器件100具有更加优异的电学性能；在制作过程中对第一有源层30进行氢化处理，提高第一有源层30的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层70中的氢污染，保证第二有源层70具有良好的电学性能；与仅采用硅基半导体材料的cmos器件相比，本发明制得的混合型cmos器件100具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的cmos器件的制作方法相比，本发明的混合型cmos器件的制作方法的工艺更简单，方便加工。

请参阅图12与图17，基于上述混合型cmos器件的制作方法，本发明还提供一种混合型cmos器件100，包括：衬底基板10、设于所述衬底基板10上的缓冲层20、设于所述缓冲层20上的第一有源层30、设于所述缓冲层20上且覆盖所述第一有源层30的第一栅极绝缘层40、设于所述第一栅极绝缘层40上且对应于所述第一有源层30上方的第一栅极51以及与所述第一栅极51间隔设置的第二栅极52、设于所述第一栅极绝缘层40上且覆盖所述第一栅极51与第二栅极52的第二栅极绝缘层60、设于所述第二栅极绝缘层60上且对应于第二栅极52上方的第二有源层70、设于所述第二有源层70上的刻蚀阻挡层80、设于所述第二栅极绝缘层60上的第一源极91、以及设于所述刻蚀阻挡层80、第二有源层70及第二栅极绝缘层60上的源漏极共用结构层92与第二漏极93；

所述第二有源层70的材料包括金属氧化物半导体；所述第一有源层30的材料包括低温多晶硅；所述第一有源层30的两端分别设有源极接触区31与漏极接触区32，所述源极接触区31与漏极接触区32均为p型重掺杂区；

所述第一栅极绝缘层40与第二栅极绝缘层60上设有对应于所述第一有源层30的源极接触区31上方的第一通孔61以及对应于所述第一有源层30的漏极接触区32上方的第二通孔62；

所述第一源极91经由所述第一通孔61与所述第一有源层30的源极接触区31相接触；所述源漏极共用结构层92的一端经由第二通孔62与所述第一有源层30的漏极接触区32相接触，另一端与所述第二有源层70的一端直接相接触；所述第二漏极93与所述第二有源层70的另一端直接相接触。

优选的，如图17所示，所述混合型cmos器件100还包括：设于所述刻蚀阻挡层80与第二栅极绝缘层60上且覆盖所述第一源极91、源漏极共用结构层92及第二漏极93的钝化层95。

具体的，所述钝化层95的材料为氧化硅(siox)、氮化硅(sinx)、或二者的组合。

具体的，所述缓冲层20的厚度为300nm。

具体的，所述衬底基板10为玻璃基板。

优选的，所述源极接触区31与漏极接触区32中的p型离子为硼离子(b+)。

具体的，所述源极接触区31与漏极接触区32中的p型离子浓度为1×10¹⁴ions/cm³～8×10¹⁵ions/cm³。

优选的，所述金属氧化物半导体为铟镓锌氧化物(igzo)。

优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的材料为氧化硅(siox)。

具体的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度总和为400nm。优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度均为200nm。

具体的，所述刻蚀阻挡层80的厚度为100nm。

具体的，所述混合型cmos器件100中，所述第一有源层30、第一栅极51、第一源极91、及源漏极共用结构层92共同组成pmos晶体管，所述第二有源层70、第二栅极52、源漏极共用结构层92、及第二漏极93共同组成nmos晶体管；所述pmos晶体管中，所述源漏极共用结构层92起到漏极的作用，所述nmos晶体管中，所述源漏极共用结构层92起到源极的作用。

具体的，所述混合型cmos器件100应用于逻辑电路中实现反相器功能时，nmos晶体管是驱动管，pmos晶体管是负载管。

本发明的混合型cmos器件采用低温多晶硅制备pmos晶体管的有源层，同时采用金属氧化物半导体制备nmos晶体管的有源层，两种半导体材料混合使用，组成混合型cmos器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备pmos晶体管有源层的混合型cmos器件相比，本发明的混合型cmos器件具有更加优异的电学性能；与仅采用硅基半导体材料的cmos器件相比，本发明的混合型cmos器件具有更好的延展性，使柔性电子电路成为可能；并且制程简单，方便加工。

综上所述，本发明提供一种混合型cmos器件及其制作方法。本发明的混合型cmos器件的制作方法采用低温多晶硅制备pmos晶体管的有源层，同时采用金属氧化物半导体制备nmos晶体管的有源层，两种半导体材料混合使用，组成混合型cmos器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备pmos晶体管有源层的方法相比，本发明制得的混合型cmos器件具有更加优异的电学性能；在制作过程中对第一有源层进行氢化处理，提高第一有源层的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层中的氢污染，保证第二有源层具有良好的电学性能；与仅采用硅基半导体材料的cmos器件相比，本发明制得的混合型cmos器件具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的cmos器件的制作方法相比，本发明的混合型cmos器件的制作方法的工艺更简单，方便加工。本发明的混合型cmos器件采用上述方法制得，与现有的混合型cmos器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。