集成电路封装及其制作方法与流程

本发明实施例涉及一种集成电路封装及其制作方法。

背景技术：

半导体装置被用于例如个人计算机、手机、数码相机及其他电子装备等各种各样的电子应用中。半导体装置通常是通过以下方式来制作：在半导体衬底之上依序沉积绝缘层或介电层、导电层以及半导体材料层；以及利用光刻(lithography)对所述各种材料层进行图案化以在上面形成电路组件及元件。许多集成电路通常是在单个半导体晶片上制造。可对晶片的管芯进行晶片级加工及封装，且已开发出用于晶片级封装的各种技术。

技术实现要素：

根据本发明的实施例，一种集成电路封装包括半导体管芯、多个导通孔、对准标记以及绝缘包封材。半导体管芯包括有源表面及设置在所述有源表面上的多个导电接垫。导通孔分别接触所述多个导电接垫。对准标记设置在所述半导体管芯上且与所述多个导通孔间隔开。绝缘包封材包封所述半导体管芯且接触所述多个导通孔的侧表面及所述对准标记的侧表面。

根据本发明的实施例，一种集成电路封装包括半导体管芯、多个导通孔、对准标记、绝缘包封材以及重布层。半导体管芯包括设置在所述半导体管芯的有源表面上的多个导电接垫及覆盖所述有源表面的保护层，其中所述保护层包括与所述多个导电接垫对应的多个第一开口。导通孔设置在所述多个第一开口中且经由所述多个第一开口接触所述多个导电接垫。对准标记设置在所述保护层上且通过所述保护层与所述有源表面隔开，其中所述对准标记与所述多个第一开口之间保持有距离。绝缘包封材包封所述半导体管芯的侧表面且接触所述保护层，其中所述对准标记通过所述绝缘包封材与所述多个导通孔隔开。重布层设置在所述绝缘包封材及所述半导体管芯上。

根据本发明的实施例，一种制作集成电路封装的方法包括下列步骤。提供集成电路组件，所述集成电路组件能够移除地接合到载体，其中所述集成电路组件包括半导体管芯、多个导通孔及对准标记，所述多个导通孔分别接触所述半导体管芯的多个导电接垫且与所述对准标记间隔开；在所述载体之上形成绝缘包封材以包封所述集成电路组件，其中所述绝缘包封材填充在所述多个导通孔与所述对准标记之间，且接触所述多个导通孔的侧表面及所述对准标记的侧表面；以及研磨所述绝缘包封材，直到显露出所述多个导通孔的顶表面及所述多个对准标记的顶表面，其中所述绝缘包封材的被研磨表面与所述导通孔的所述顶表面及所述对准标记的所述顶表面共平面。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图11说明根据一些实施例的制作集成电路封装的工艺流程。

图11a说明根据一些实施例的集成电路封装的剖视图。

图12是说明根据一些实施例的堆叠封装(package-on-package，pop)结构的剖视图。

图13是说明根据一些实施例的集成电路组件的示意图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

另外，为易于说明，本文中可能使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所示的相似或不同的元件或特征，且可依据存在的次序或说明的上下文而互换地使用。

图1至图11说明根据一些实施例的制作整合扇出型(integratedfan-out，info)封装的工艺流程。在一些实施例中，集成电路封装100是整合扇出型(info)封装。所述制作集成电路封装100的方法可包括以下步骤。参照图1，提供包括呈阵列排列的多个半导体管芯110的晶片110a。在对晶片110a执行晶片切割工艺(waferdicingprocess)之前，晶片110a的多个半导体管芯110是彼此连接的。在一些实施例中，晶片110a包括半导体衬底111、多个导电接垫112及保护层116。导电接垫112形成在半导体衬底111的有源表面114上。保护层116形成在晶片110a上。在一些实施例中，保护层116形成在有源表面114上且包括分别与导电接垫112对应的多个第一开口116a。在一个实施例中，第一开口116a位于导电接垫112上且保护层116局部地覆盖导电接垫112。换句话说，保护层116的第一开口116a局部地暴露出导电接垫112。举例来说，晶片110a的半导体衬底111可为硅衬底，所述硅衬底包括形成在所述硅衬底中的有源组件(例如，晶体管等)及/或无源组件(例如，电阻器、电容器、电感器等)。导电接垫112可为铝垫、铜垫或其他适合的金属垫。保护层116可为氧化硅层、氮化硅层、氮氧化硅层或由其他适合的介电材料所形成的介电层。在一个实施例中，保护层116是单层的保护层116且可直接接触有源表面114。在这样的配置下，可省略半导体管芯110上的多层的保护层，以减少集成电路封装的生产成本。

参照图2，在保护层116上形成图案化光刻胶层pr。图案化光刻胶层pr包括多个第一图案开口op1及第二图案开口op2。第一图案开口op1显露出保护层116的第一开口116a及位于第一开口116a之下的导电接垫112。第二图案开口op2显露出保护层116。接着，在第一图案开口op1中形成多个导通孔120且在第二图案开口op2中形成对准标记130。因此，导通孔120可分别直接接触导电接垫112，且对准标记130可直接接触保护层116。在一些实施例中，对准标记130与导通孔120间隔开。因此，对准标记130与导通孔120之间存在间隙g1。换句话说，对准标记130与第一开口116a保持有距离。另外，对准标记130与导电接垫112之间存在另一间隙。在一些实施例中，导通孔120可局部地覆盖保护层116，且对准标记130通过保护层116而与有源表面114隔开。

在一些实施例中，通过电镀(plating)工艺在导电接垫112上形成导通孔120。举例来说，在形成图案化光刻胶层pr之前，可首先将晶种层溅镀(sputter)在保护层116及被保护层116暴露出的导电接垫112上。接着，通过光刻(photolithography)在晶种层之上形成包括第一图案开口op1及第二图案开口op2的图案化光刻胶层pr。接着将上面形成有图案化光刻胶层pr的晶片110a浸没到电镀液中，从而使得导通孔120及对准标记130电镀形成于晶种层上，且导通孔120及对准标记130在位置上与第一图案开口op1及第二图案开口op2对应。

参照图3，在形成导通孔120及对准标记130之后，移除图案化光刻胶层pr。此后，使用导通孔120及对准标记130作为硬掩膜，例如通过刻蚀(etching)工艺移除晶种层中不被导通孔120及对准标记130所覆盖的部分，直到显露出保护层116。在一些实施例中，导通孔120为铜通孔或其他金属通孔。

图13是说明根据一些实施例的集成电路组件的示意图。参照图3及图13，在一些实施例中，通过相同的工艺(例如，电镀工艺)来制作导通孔120与对准标记130。在此种实施例中，导通孔120的材料与对准标记130的材料相同。在一些实施例中，对准标记130可为三角形对准标记130a、矩形对准标记130b、l形对准标记130c、十字形对准标记130d或具有其他适合形状的对准标记。换句话说，对准标记130的俯视图可呈三角形、矩形、十字形、l形或其他适合形状。根据本发明，对准标记130的形状及数目并非仅限于此。在一些实施例中，集成电路组件115可包括一个以上的对准标记130，且对准标记130的形状可彼此相同，对准标记130的形状也可彼此不同。

接着，参照图2与图3，在形成导通孔120及对准标记130之后，可对半导体衬底111的后表面上执行背侧研磨工艺(backsidegrindingprocess)。研磨半导体衬底111，以形成薄化晶片，且所述薄化晶片包括薄化半导体衬底111’、导电接垫112、保护层116、导通孔120及对准标记130。

接着，在执行背侧研磨工艺之后，执行晶片切割工艺以如图3中所示将薄化晶片切割成多个集成电路组件115。各个集成电路组件115包括半导体管芯110’、导通孔120及对准标记130，其中导通孔120分别接触半导体管芯110’的导电接垫112且与对准标记130间隔开。半导体管芯110’所包括的半导体衬底111’及保护层116’的材料及性质与图1所示的半导体衬底111及保护层116的材料及性质相似。因此，为简洁起见，本文中不再对半导体衬底111’及保护层116’予以赘述。

参照图4，提供上面形成有剥离层12及绝缘层170的载体10，其中剥离层12设置在载体10与绝缘层170之间。在一些实施例中，举例来说，载体10可为玻璃衬底，剥离层12可为形成在玻璃衬底上的光热转换(lighttoheatconversion，lthc)释放层，且绝缘层170可为形成在剥离层12上的聚苯并恶唑(polybenzoxazole，pbo)层。应注意，在一些实施例中，可省略绝缘层170。换句话说，在一些替代性实施例中，形成绝缘层170的步骤是选择性的(optional)。还可注意，根据本发明实施例，载体10、剥离层12及绝缘层170的材料并不仅限于本文中所公开的材料。

在提供上面形成有剥离层12的载体10之后，在载体10上形成多个导电柱160。在一些实施例中，通过光刻、电镀及光刻胶剥除工艺(photoresiststrippingprocess)而形成导电柱160于载体10之上(例如，在绝缘层170上或者如果绝缘层170被省略则在剥离层12上)。在一些替代性实施例中，可通过其他工艺预先制作导电柱160，并将导电柱160安装在载体10之上。举例来说，导电柱160包括铜柱(copperpost)或其他适合的金属柱。

接着，在一些实施例中，可拾取如图3所示的包括导通孔120及对准标记130的集成电路组件115中的一个并将其放置在载体10上。所述集成电路组件115可通过管芯贴合膜(dieattachfilm)172、粘合胶(adhesionpaste)等贴合或粘合在载体10上。在一些替代性实施例中，可将一个以上的集成电路组件115拾取并放置在载体10上，且可将能够移除地接合到载体10的集成电路组件115以阵列的方式排列。当放置在载体10上的集成电路组件115以阵列的方式排列时，可将导电柱160划分成与集成电路组件115的数目对应的多个群组。为清晰及简洁起见，在本发明实施例中绘示一个集成电路组件115，但集成电路组件115的数目并非仅限于此。

在一些实施例中，集成电路组件115的厚度可小于导电柱160的高度。然而，本发明实施例并非仅限于此。在一些替代性实施例中，集成电路组件115的厚度可大于或约等于导电柱160的高度。

如图4中所示，可在形成导电柱160之后将集成电路组件115中的一个或多个拾取并放置在载体10上。然而，本发明实施例并非仅限于此。在一些替代性实施例中，可在形成导电柱160之前将集成电路组件115中的一个或多个拾取及放置在载体10上。

参照图5，在载体10之上(例如，在绝缘层170上或者如果绝缘层170被省略则在剥离层12上)形成绝缘包封材140a，以包封包括半导体管芯110’的集成电路组件115。绝缘包封材140a包封且接触导通孔120的侧表面及对准标记130的侧表面。绝缘包封材140a填充导通孔120与对准标记130之间的间隙及导电接垫112与对准标记130之间的间隙。另外，绝缘包封材140a填充各导通孔120之间的间隙及各导电柱160之间的间隙。在一些实施例中，绝缘包封材140a为单层的绝缘包封材，其可包含通过模塑工艺(moldingprocess)形成的模塑料。绝缘包封材140a的材料可包括环氧树脂(epoxy)或其他适合的树脂。举例来说，绝缘包封材140a可为含有化学填料的环氧树脂。

参照图5及图6，在一些实施例中，对绝缘包封材140a及导电柱160进行研磨，直到显露出导通孔120的顶表面及对准标记130的顶表面。在研磨绝缘包封材140a之后，形成如图6中所示的绝缘包封材140。绝缘包封材140的被研磨表面与导通孔120的顶表面及对准标记130的顶表面共平面。在一些实施例中，在绝缘包封材140a的研磨工艺期间，还可对导电柱160的顶部部分、导通孔120的顶部部分及对准标记130的顶部部分进行研磨。在此种实施例中，绝缘包封材140的被研磨表面与导电柱160的被研磨顶表面、导通孔120的被研磨顶表面及对准标记130的被研磨顶表面共平面。举例来说，可通过机械研磨(mechanicalgrinding)或化学机械抛光(chemicalmechanicalpolishing，cmp)来研磨绝缘包封材140。

绝缘包封材140填充在导通孔120与对准标记130之间且接触导通孔120的侧表面及对准标记130的侧表面。换句话说，集成电路组件115及导电柱160大部分内嵌在绝缘包封材140中，仅集成电路组件115的顶表面及导电柱160的顶表面被显露出。绝缘包封材140的材料及性质与如图5中所示的绝缘包封材140a的材料及性质相似。因此，为简洁起见，本文中不再对绝缘包封材140予以赘述。

在一些实施例中，通过研磨工艺可在导通孔120的顶表面上产生多个研磨痕迹(图中未示出)，且所述研磨痕迹分布在导通孔120的顶表面上。此外，上述研磨痕迹不仅会在导通孔120的顶表面上找到，而且会在对准标记130的顶表面、导电柱160的顶表面及绝缘包封材140被研磨表面上找到。在一些实施例中，对准标记130的粗糙的被研磨表面是可在红外光(infrared，ir)对准工艺中被识别的及可行的，原因是ir对准工艺对于对准标记130的被研磨表面的粗糙度不会过于敏感。

参照图7，在形成绝缘包封材140并对绝缘包封材140进行研磨之后，在绝缘包封材140及包括半导体管芯110’的集成电路组件115上形成重布层150。在一些实施例中，重布层150的制作工艺可包括以下步骤。举例来说，在绝缘包封材140的被研磨表面上形成重布线路层152，且接着在绝缘包封材140的被研磨表面以及重布线路层152上形成介电层154。

在一些实施例中，重布线路层152连接绝缘包封材140的被研磨表面、导通孔120的顶表面、对准标记130的顶表面及导电柱160的顶表面。重布线路层152被制作成用于电连接其下的一个或多个连接件。此处，前述连接件可为导通孔120及/或导电柱160。在一些实施例中，对准标记可如图7中所示一样通过重布线路层152电连接到导通孔120。在其他实施例中，对准标记130可与导通孔120电绝缘。换句话说，对准标记130可能接触或可能不接触重布线路层152。重布线路层152可包括用于安装导电球的多个球接垫及用于安装无源组件的至少一个连接接垫。介电层154包括多个第二开口154a，所述多个第二开口154a位于重布线路层152上以显露出重布线路层152的球接垫及连接接垫。在重布线路层152直接连接导通孔120、对准标记130及导电柱160的配置下，重布层150的最底部的介电层可被省略，以进一步减少生产成本。

在一些实施例中，重布层150可进一步包括交替堆叠的多个介电层与多个重布线路层。在一些实施例中，导通孔120的顶表面、对准标记130的顶表面及导电柱160的顶表面可接触重布线路层中最底部的一个。最底部介电层局部地覆盖导通孔120的顶表面、对准标记130的顶表面及导电柱160的顶表面。

参照图8，在形成重布层150之后，在第二开口154a中形成多个导电球180。导电球180经由第二开口154a接触重布线路层152。在一些实施例中，导电球180填充第二开口154a。换句话说，导电球180经由第二开口154a直接安装在重布线路层152的接垫上。也就是说，在这样的配置下，用于球安装(ballmount)的多个球下金属(under-ballmetallurgy，ubm)图案可被省略，以进一步减少生产成本。在一些实施例中，可通过植球工艺(ballplacementprocess)在重布线路层152的接垫上放置导电球180，且可通过焊接工艺(solderingprocess)在重布线路层152的连接接垫上安装至少一个无源组件。

参照图8及图9，在形成重布层150、导电球180及/或无源组件之后，将剥离层12从由载体10所承载的绝缘层170(如果有的话)、绝缘包封材140及集成电路组件115剥离以形成图9中所示结构。在剥离层12为lthc释放层的实施例中，可对剥离层12执行紫外(ultra-violet，uv)激光照射工艺(uvlaserirradiationprocess)，以促进剥离层12与载体10的脱离。

参照图10，在一些实施例中，可进一步将绝缘层170图案化，以形成包括多个接触开口172的绝缘层170a。接触开口172对应于导电柱160以显露出导电柱160的底表面。接触开口172的数目可对应于导电柱160的数目。在一些实施例中，可通过激光钻孔工艺(laserdrillingprocess)、光刻工艺或其他适合的工艺形成绝缘层170中的接触开口172。

参照图11，在绝缘层170中形成接触开口172之后，经由接触开口172在导电柱160的底表面上形成多个导电球190。另外，可例如对导电球190进行回焊，以与导电柱160的底表面接合。在形成导电球190之后，具有双侧端子的集成电路组件115的集成电路封装100(例如整合扇出型(info)封装)即可形成。此时，集成电路封装100的制作工艺可大致上完成。

图11a说明根据一些实施例的集成电路封装的剖视图。参照图11a，在一些替代性实施例中，载体10可不包括形成在载体10上的绝缘层170。在此种实施例中，在剥离工艺期间，将剥离层12从由载体10所承载的绝缘包封材140及集成电路组件115剥离。因此，绝缘包封材140的底表面、集成电路组件115的底表面(包括管芯贴合膜)及导电柱160的底表面被显露出。接着，在没有环绕导电球190的绝缘层170的情况下直接在导电柱160的底表面上形成多个导电球190。另外，可例如对导电球190进行回焊，以与导电柱160的底表面接合。在形成导电球190之后，具有双侧端子的集成电路组件115的集成电路封装100’(例如整合扇出型(info)封装)的形成过程即可完成。

图12是说明根据一些实施例的堆叠封装(pop)结构的剖视图。参照图12，可提供另一封装体200。在一些实施例中，所提供的封装体200为例如存储器装置等。封装体200可堆叠在如图11所示的集成电路封装100或图11a所示的集成电路封装100’之上，且通过导电球190电连接到图11所示的集成电路封装100或图11a所示的集成电路封装100’，从而制作出堆叠封装(pop)结构300。

其他特征及工艺也可被涵盖。举例来说，可包括测试结构，以帮助对三维(3d)封装或三维集成电路(3dic)装置进行验证测试。所述测试结构可例如包括在重布层中或在衬底上形成的测试接垫，以允许对3d封装或3dic进行测试、对探针及/或探针卡(probecard)进行使用等。可对中间结构也可对最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯进行中间验证的测试方法而使用，以提高良率并降低成本。

根据本发明的一些实施例，一种集成电路封装包括半导体管芯、多个导通孔、对准标记及绝缘包封材。半导体管芯包括有源表面及设置在所述有源表面上的多个导电接垫。导通孔分别接触导电接垫。对准标记设置在半导体管芯上且与导通孔间隔开。绝缘包封材包封半导体管芯且接触导通孔的侧表面及对准标记的侧表面。

根据本发明的一些实施例，所述半导体管芯还包括保护层，所述保护层覆盖所述有源表面且包括位于所述导电接垫上的多个第一开口。

根据本发明的一些实施例，所述导通孔经由所述多个第一开口电连接到所述多个导电接垫，且所述保护层被所述多个导通孔局部地覆盖。

根据本发明的一些实施例，所述对准标记设置在所述保护层上且通过所述保护层与所述有源表面隔开。

根据本发明的一些实施例，所述保护层是单层的保护层。

根据本发明的一些实施例，所述绝缘包封材的顶表面与所述多个导通孔的顶表面及所述对准标记的顶表面共平面。

根据本发明的一些实施例，所述绝缘包封材包括模塑料。

根据本发明的一些实施例，所述的集成电路封装还包括设置在所述绝缘包封材及所述半导体管芯上的重布层，且所述重布层包括：重布线路层，接触所述绝缘包封材的顶表面、所述多个导通孔的顶表面及所述对准标记的顶表面；以及介电层，设置在所述绝缘包封材及所述重布线路层上。

根据本发明的一些实施例，所述集成电路封装还包括多个导电球，其中所述介电层包括设置在所述重布线路层上的多个第二开口，且所述多个导电球设置在所述多个第二开口中且经由所述多个第二开口接触所述重布线路层。

根据本发明的一些实施例，一种集成电路封装包括：半导体管芯，包括设置在所述半导体管芯的有源表面上的多个导电接垫及覆盖所述有源表面的保护层，其中所述保护层包括与所述多个导电接垫对应的多个第一开口；多个导通孔，设置在所述多个第一开口中且经由所述多个第一开口接触所述多个导电接垫；对准标记，设置在所述保护层上且通过所述保护层与所述有源表面隔开，其中所述对准标记与所述多个第一开口之间保持有距离；绝缘包封材，包封所述半导体管芯的侧表面且接触所述保护层，其中所述对准标记通过所述绝缘包封材与所述多个导通孔隔开；以及重布层，设置在所述绝缘包封材及所述半导体管芯上。

根据本发明的一些实施例，所述绝缘包封材接触所述多个导通孔及所述对准标记并填充在所述多个导通孔与所述对准标记之间。

根据本发明的一些实施例，所述绝缘包封材的顶表面与所述多个导通孔的顶表面及所述对准标记的顶表面共平面。

根据本发明的一些实施例，所述保护层是单层的保护层。

根据本发明的一些实施例，所述重布层包括：重布线路层，接触所述绝缘包封材的顶表面、所述多个导通孔的顶表面及所述对准标记的顶表面；以及介电层，设置在所述绝缘包封材及所述重布线路层上。

根据本发明的一些实施例，所述的集成电路封装还包括多个导电球，其中所述介电层包括设置在所述重布线路层上的多个第二开口，且所述多个导电球分别设置在所述多个第二开口中且经由所述多个第二开口接触所述重布线路层。

根据本发明的一些实施例，一种制作集成电路封装的方法包括：提供集成电路组件，所述集成电路组件能够移除地接合到载体，其中所述集成电路组件包括半导体管芯、多个导通孔及对准标记，所述多个导通孔分别接触所述半导体管芯的多个导电接垫且与所述对准标记间隔开；在所述载体之上形成绝缘包封材以包封所述集成电路组件，其中所述绝缘包封材填充在所述多个导通孔与所述对准标记之间，且接触所述多个导通孔的侧表面及所述对准标记的侧表面；以及研磨所述绝缘包封材，直到显露出所述多个导通孔的顶表面及所述多个对准标记的顶表面，其中所述绝缘包封材的被研磨表面与所述导通孔的所述顶表面及所述对准标记的所述顶表面共平面。

根据本发明的一些实施例，提供所述集成电路组件的步骤包括：提供包括所述半导体管芯的晶片；在所述晶片上形成保护层，其中所述保护层包括分别对应于所述导电接垫的多个第一开口；在所述保护层上形成图案化光刻胶层，其中所述图案化光刻胶层包括多个第一图案开口及第二图案开口，所述多个第一图案开口显露出所述多个第一开口及所述多个导电接垫，且所述第二图案开口显露出所述保护层；在所述多个第一图案开口中形成所述多个导通孔且在所述第二图案开口中形成所述对准标记；移除所述图案化光刻胶层；以及切割所述晶片以形成所述集成电路组件。

根据本发明的一些实施例，在将所述集成电路组件能够移除地接合到所述载体之前，在所述载体上形成多个导电柱，且所述绝缘包封材包封所述多个导电柱的多个侧表面。

根据本发明的一些实施例，所述的方法还包括：在所述绝缘包封材的所述被研磨表面上形成重布线路层，其中所述重布线路层连接所述多个导通孔的所述顶表面与所述对准标记的所述顶表面；以及在所述绝缘包封材的所述被研磨表面上及所述重布线路层上形成介电层，其中所述介电层包括设置在所述重布线路层上的多个第二开口。

根据本发明的一些实施例，所述的方法还包括：在所述第二开口中形成多个导电球，其中所述导电球经由所述多个第二开口接触所述重布线路层。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各个方面。所属领域中的技术人员应知，其可容易地使用本发明作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明的精神及范围，而且他们可在不背离本发明的精神及范围的条件下对其作出各种改变、代替及变更。