一种FCE二极管及其制造方法与流程

本发明涉及半导体器件技术领域，尤其涉及一种fce二极管及其制造方法。

背景技术：

现有的frd(fastrecoverydiode，快恢复二极管)如图1所示，包括漂移层101、位于漂移层101的第一表面上的p型层102、位于漂移层101的第二表面上的n-缓冲层103、通过向n-缓冲层103注入n型离子而形成的n++掺杂层104、位于p型层102上的第一金属层105以及位于n++掺杂层104上的第二金属层106，其中n++掺杂层104的厚度小于n-缓冲层103的厚度。

理想的frd必须同时具备低导通压降、低反向恢复损耗以及高软恢复因子的特性。但是，对于如图1所示的frd，若其具备低导通压降特性，则要求其正向导通时体内整体载流子浓度必须足够高，以保证漂移区获得充分的电导调制。若其具备低反向恢复损耗特性，则一方面要求其正向导通时体内整体载流子尽量低以使其反向恢复电荷小，另一方面也要求其阳极结附近载流子浓度尽量低以使其获得低的反向恢复峰值电流。若其具备软恢复特性良好特性，则要求其正向导通时阴极侧载流子浓度较高以获得平稳而持续的电流拖尾。可以看出，这些特性之间存在本质的矛盾关系，难以同时实现。

为改善如图1所示的frd的软恢复特性，在n++掺杂层104的中间区域注入高浓度p型离子形成p++掺杂区201，得到如图2所示的fce(fieldchargeextraction，场抽出电荷二极管)二极管。n++掺杂层104的n型离子的浓度必须非常高才可以保证n++掺杂层104与第二金属层106之间有良好的接触效果以及fce二极管在反向恢复时具有充足的电子，从而使fce二极管在反向恢复时不发生电流电压震荡，具有较好的软恢复特性。

由于图2中的n++掺杂层104的n型离子和p++掺杂区201的p型离子浓度都非常高，使得n++掺杂层104的n型离子和p++掺杂区201的p型离子容易在p++掺杂区处互相补偿，降低p++掺杂区201与第二金属层106之间的接触效果。如果降低n++掺杂层104中n型离子的浓度，则会削弱fce二极管的软恢复特性。

技术实现要素：

为了解决上述技术问题，本发明提供了一种fce二极管及其制造方法。

根据本发明的一个方面，提供了一种一种fce二极管，包括：

漂移层；

位于所述漂移层的第一表面上的p型层；

位于所述漂移层的第二表面上的n-缓冲层；

通过向所述n-缓冲层注入n型离子而形成的n++掺杂层，其中所述n++掺杂层的厚度小于所述n-缓冲层的厚度；

通过刻蚀所述n++掺杂层而形成的多个n++掺杂区以及每两个相邻所述n++掺杂区之间的沟槽，所述沟槽的底部接触所述n-缓冲层；

通过所述沟槽向所述n-缓冲层注入p型离子而形成的不与所述n++掺杂区接触的p++掺杂区，其中所述p++掺杂区的厚度小于所述n-缓冲层的厚度。

在一个实施例中，所述沟槽侧壁与沟槽底部的夹角根据所述p++掺杂区的面积与所述n++掺杂区的面积的比值以及所述n++掺杂层的厚度来确定。

在一个实施例中，所述沟槽侧壁与沟槽底部的夹角为90度至150度。

在一个实施例中，还包括：

位于所述p型层上的第一金属层，其中所述第一金属层与所述p型层之间形成欧姆接触；

位于每个所述沟槽的侧壁和底部以及所述n++掺杂区的下表面的第二金属层，其中所述第二金属层与其下方的每个所述沟槽的侧壁和底部以及所述n++掺杂区之间形成欧姆接触。

根据本发明的另一个方面，提供了一种fce二极管的制造方法，包括以下步骤：

在漂移层的第一表面上形成一层p型层；

在漂移层的第二表面上形成一层n-缓冲层；

向所述n-缓冲层注入n型离子，形成n++掺杂层，其中所述n++掺杂层的厚度小于所述n-缓冲层的厚度；

对所述n++掺杂层进行刻蚀，形成多个n++掺杂区以及在每两个相邻所述n++掺杂区之间的沟槽，所述沟槽的底部接触所述n-缓冲层；

通过所述沟槽向所述n-缓冲层注入p型离子，形成不与所述n++掺杂区接触的p++掺杂区，其中所述p++掺杂区的厚度小于所述n-缓冲层的厚度。

在一个实施例中，通过以下步骤形成对所述n++掺杂层进行刻蚀用的掩膜：

在所述n++掺杂层的下表面涂覆一层光刻胶；

对所述光刻胶进行显影曝光，形成用于刻蚀所述沟槽的掩膜。

在一个实施例中，采用湿法刻蚀法对所述n++掺杂层进行刻蚀。

在一个实施例中，根据所述p++掺杂区的面积与所述n++掺杂区的面积的比值以及所述n++掺杂层的厚度来确定所述沟槽侧壁与沟槽底部的夹角。

在一个实施例中，所述沟槽侧壁与沟槽底部的夹角为90度至150度。

在一个实施例中，还包括以下步骤：

在所述p型层上形成一层第一金属层；

进行第一次退火，使得所述第一金属层与所述p型层之间形成欧姆接触；

在每个所述沟槽的侧壁和底部以及所述n++掺杂区的下表面形成一层第二金属层；

进行第二次退火，使得所述第二金属层与其下方的每个所述沟槽的侧壁和底部以及所述n++掺杂区之间形成欧姆接触。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

在本发明中，无需降低n++掺杂层的n型离子的掺杂浓度，而是将高掺杂浓度的n++掺杂区与p++掺杂区在空间上进行了分离，避免了n++掺杂层的n型离子和p++掺杂区的p型离子互相补偿的问题，从而在保证较好的fce二极管软恢复特性的同时提高p++掺杂区与第二金属层之间的接触效果，进而降低了fce二极管阴极面的接触电阻。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了现有技术中的frd的剖面图；

图2示出了现有技术中的fce二极管的剖面图；

图3示出了本发明第一实施例的fce二极管的剖面图；

图4示出了本发明第二实施例的fce二极管的制造方法的流程图；

图5示出了本发明第二实施例的通过步骤s410和s420形成的晶圆片的剖面图；

图6示出了本发明第二实施例的通过步骤s430形成的晶圆片的剖面图；

图7示出了本发明第二实施例的通过步骤s440形成的晶圆片的剖面图；

图8示出了本发明第二实施例的通过步骤s450形成的晶圆片的剖面图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

第一实施例

图3为本发明第一实施例的fce二极管的剖面图，如图3所示，可以包括：漂移层301、p型层302、n-缓冲层303、n++掺杂层304以及p++掺杂区305。

具体地，p型层302位于漂移层301的第一表面上。n-缓冲层303位于漂移层301的第二表面上。n++掺杂层304是通过向n-缓冲层303注入n型离子而形成的，其中n++掺杂层304的厚度小于n-缓冲层303的厚度。

n++掺杂层304经刻蚀后形成多个n++掺杂区3041以及每两个相邻n++掺杂区3041之间的沟槽3042。其中沟槽3042的底部10接触n-缓冲层303，也即沟槽3042的底部10露出n-缓冲层303未注入n型离子的部分。沟槽3042的侧壁与沟槽3042的底部10的夹角与刻蚀沟槽3042的具体方法和晶圆基片的晶向相关。若采用普通湿法刻蚀法刻蚀沟槽3042，沟槽3042的侧壁与沟槽3042的底部10的夹角优选为90度至150度，其具体角度值可根据p++掺杂区3041的面积与n++掺杂区3041的面积的比值以及n++掺杂层304的厚度来确定。

p++掺杂区305是通过沟槽3042向n-缓冲层303注入p型离子而形成的，其中p++掺杂区305不与n++掺杂区3041接触，p++掺杂区305的厚度小于n-缓冲层303的厚度。

本实施例的fce二极管还可以包括第一金属层306和第二金属层307。第一金属层306位于p型层302上，其中第一金属层306与p型层302之间形成欧姆接触。第二金属层307位于每个沟槽3042的侧壁和底部10以及n++掺杂区3041的下表面，其中第二金属层307与其下方的每个沟槽3042的侧壁和底部10以及n++掺杂区3041之间形成欧姆接触。

在本实施例中，无需降低n++掺杂层304的n型离子的掺杂浓度，而是将高掺杂浓度的n++掺杂区3041与p++掺杂区305在空间上进行了分离，避免了n++掺杂层304的n型离子和p++掺杂区305的p型离子互相补偿的问题，从而在保证较好的fce二极管软恢复特性的同时提高p++掺杂区305与第二金属层307之间的接触效果，进而降低了fce二极管阴极面的接触电阻。

第二实施例

图4为本发明第二实施例的fce二极管的制造方法的流程图，如图4所示，可以包括如下步骤s410至s450。

在步骤s410中，在漂移层301的第一表面上形成一层p型层302。p型层302的掺杂剂量可以为10¹²cm^-2至10¹³cm^-2，结深在2至10um。

在步骤s420中，在漂移层301的第二表面上形成一层n-缓冲层303，得到如图5所示的晶圆片。n-缓冲层303的掺杂剂量可以为10¹³cm^-2至10¹⁴cm^-2，结深为5至20um。

在步骤s430中，向如图5所示的n-缓冲层303注入n型离子，形成n++掺杂层304，其中n++掺杂层304的厚度小于n-缓冲层303的厚度，得到如图6所示的晶圆片。n++掺杂层304的掺杂剂量可以为10¹⁵cm^-2至10¹⁶cm^-2。在经过离子扩散和激活退火后，n++掺杂层304表面的峰值掺杂浓度达到10¹⁹cm^-3至10²⁰cm^-3。

在步骤s440中，对n++掺杂层304进行刻蚀，形成多个n++掺杂区3041以及在每两个相邻n++掺杂区3041之间的沟槽3042，沟槽3041的底部10接触n-缓冲层303。

在本实施例中，首先，在如图6所示的n++掺杂层304的下表面涂覆一层光刻胶。其次，对光刻胶进行显影曝光，形成用于刻蚀沟槽的掩膜308。利用掩膜308对n++掺杂层304进行刻蚀，形成如图7所示的晶圆片。优选地，采用湿法刻蚀法对n++掺杂层304进行刻蚀。

在刻蚀沟槽3042时，沟槽3042的侧壁与沟槽3042的底部10的夹角与刻蚀沟槽3042的具体方法和晶圆基片的晶向相关。若采用普通湿法刻蚀法刻蚀沟槽3042，沟槽3042的侧壁与沟槽3042的底部10的夹角优选为90度至150度，其具体角度值可根据p++掺杂区3041的面积与n++掺杂区3041的面积的比值以及n++掺杂层304的厚度来确定。

在步骤s450中，通过如图7所示的沟槽3042向n-缓冲层303注入p型离子，形成不与n++掺杂区304接触的p++掺杂区305，其中p++掺杂区305的厚度小于n-缓冲层303的厚度，得到如图8所示的晶圆片。如图8所示，n++掺杂区3041与p++掺杂区305在空间上进行了分离，避免了因为n++掺杂层304的n型离子和p++掺杂区305的p型离子互相补偿的问题。

在本实施例中，通过沟槽3042向n-缓冲层303注入p型离子之后，再去除用于刻蚀沟槽的光刻胶。

在步骤s450之后，还可以包括以下步骤：

首先，在如图8所示的p型层302上形成一层第一金属层306，并进行第一次退火，使得第一金属层306与p型层302之间形成欧姆接触；其次，在每个沟槽3042的侧壁和底部10以及n++掺杂区3041的下表面形成一层第二金属层307，并进行第二次退火，使得第二金属层307与其下方的每个沟槽3042的侧壁和底部10以及n++掺杂区3041之间形成欧姆接触，得到最终的二极管(其具体结构参见图3)。

在本实施例中，无需降低n++掺杂层304的n型离子的掺杂浓度，而是在步骤s440中对n++掺杂层304进行刻蚀形成多个n++掺杂区3041和沟槽3042，然后在步骤s450中通过沟槽3042向n-缓冲层303注入p型离子，形成不与n++掺杂区304接触的p++掺杂区305，使得高掺杂浓度的n++掺杂区3041与p++掺杂区305在空间上分离，避免了n++掺杂层304的n型离子和p++掺杂区305的p型离子互相补偿的问题，从而在保证较好的fce二极管软恢复特性的同时提高p++掺杂区305与第二金属层307之间的接触效果，进而降低了fce二极管阴极面的接触电阻。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。