一种制作SIGMA型锗硅的沟槽及器件的方法与流程

本发明涉及半导体制造工艺，特别涉及一种制作sigma型锗硅的沟槽及器件的方法。

背景技术：

在半导体制造工艺中，为提高pmos器件载流子迁移率，业界普通采用锗硅沉积技术，在应力作用下，轻空穴带与重空穴带在布里渊区中心(价带顶)递减并消失，自旋-轨道分裂能增大，价带曲率半径变小，从而使得空穴的有效质量和带间散射几率都大大减小，迁移率得到明显改善。然而，当使用西格玛(sigma)型锗硅结构时，pmos锗硅沟槽制作技术面临一种新的挑战，如图1-3所示，现有技术中制作sigma型锗硅沟槽的方法包括以下步骤：

s101，在衬底上形成有源层；

s102，在有源层上形成晶硅栅极层；

s103，形成晶硅栅极侧墙；

s104，形成锗硅硬掩模层；

s105，锗硅光刻；

s106，锗硅干法刻蚀形成u型沟槽；

s107，光刻胶干法剥离和湿法清洗；

s108，tmah处理形成sigma型锗硅沟槽；

s109，锗硅外延沉积。

如图2所示，即在保证sigma型锗硅中部尖端(tip)与栅极边缘垂直的情况下，又要保证锗硅体结构深度达到要求时，如何实现pmos区的栅极底部到sigma型锗硅中部尖端的深度a的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了pmos器件的性能。如图1-3所示，目前的方法是在u型的锗硅沟槽上进行较深的等离子刻蚀，然后干法剥离光刻胶并湿法清洗，然后用四甲基氢氧化铵(tmah)形成sigma型的锗硅沟槽，然后外延生长特定深度的锗硅。图2-3中附图标记如下，300为硅衬底，301为有源层，302为晶硅栅极，303为晶硅栅极侧墙，304为晶硅栅极硬掩膜，305为锗硅硬掩化膜，306为u型沟槽406，307为sigma型的锗硅沟槽，308为外延生长结构。这种方法虽然实现了特定深度的锗硅体结构，但是仍然不能缩小pmos区的栅极底部到sigma型锗硅中部尖端的深度a，因为a的经验值大约为u型的锗硅沟槽上等离子刻蚀后的沟槽深度。

技术实现要素：

本发明所要解决的技术问题是，提供了一种非晶化离子注入制作sigma型锗硅沟槽的方法，以同时在保证sigma型锗硅中部尖端与栅极边缘垂直的情况下，pmos区的栅极底部到sigma型锗硅中部尖端的深度的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了pmos器件的性能。

为了解决上述技术问题，本发明的技术方案是：一种非晶化离子注入制作sigma型锗硅沟槽的方法，包括以下步骤：

s201，在硅衬底上形成有源层；

s202，在有源层上形成晶硅栅极；

s203，形成晶硅栅极侧墙；

s204，形成锗硅硬掩化膜；

s205，锗硅光刻；

s206，锗硅干法刻蚀形成u型浅沟槽；

s207，对u型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层；

s208，光刻胶干法剥离；

s209，tmah处理形成sigma型锗硅沟槽；

s210，锗硅外延生长。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，在步骤s206中，锗硅干法刻蚀形成u型浅沟槽的深度小于不采用非晶化离子注入形成的沟槽的深度。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，在步骤s207中，非晶化离子注入的离子为ⅳ族元素。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，所述的ⅳ族元素为硅元素或者锗元素。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，离子注入能量范围为0.5k-10k，注入剂量范围为9.0e13/cm3-9.0e14/cm3，注入深度范围为

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，在步骤207中，离子注入的环境温度为20℃-30℃。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，晶硅栅极薄膜堆栈包括厚度为的晶硅薄膜、的氮化硅、的非晶碳化物、的氧化硅盖帽层。

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，u型锗硅浅沟槽的深度范围为

进一步的，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法，在步骤209中，tmah的浓度范围为1.0wt％-30.5wt％，温度范围为20℃～80℃，并且tmah溶液中包含低浓度的稀氟氢酸dhf。

为了解决上述技术问题，本发明还提供一种sigma型锗硅半导体器件的制作方法，采用如上述的非晶化离子注入制作sigma型锗硅沟槽的方法。

与现有技术相比，本发明提供的非晶化离子注入制作sigma型锗硅沟槽的方法以及sigma型锗硅半导体器件的制作方法，利用常温环境下非晶化离子注入，在锗硅沟槽底部形成非晶化层，以便提高tmah刻蚀sigma型沟槽时的刻蚀速率，即对晶片的<100>面的刻蚀速度，而且常温环境离子注入可减少对沟槽的应力损伤，同时在保证sigma型锗硅中部尖端与栅极边缘垂直的情况下，栅极底部到sigma型锗硅中部尖端的深度的缩小，最大化锗硅对栅极沟道的压应力，提高了栅极沟道载流子迁移率，进而改善了pmos器件的性能。

附图说明

图1是现有技术中制作sigma型锗硅沟槽的方法的流程图；

图2是现有技术中半导体器件的u型沟槽的剖面结构示意图；

图3是现有技术中sigma型锗硅器件沟槽的剖面结构示意图；

图4是现有技术中sigma型锗硅器件外延生长后的剖面结构示意图；

图5本发明制作sigma型锗硅沟槽的方法的流程图；

图6是本发明u型沟槽的剖面结构示意图；

图7是本发明带有离子注入光刻胶的u型沟槽的剖面结构示意图；

图8是本发明离子注入后在u型沟槽底部形成非晶化层的剖面结构示意图；

图9是本发明sigma型锗硅器件沟槽的剖面结构示意图；

图10是本发明sigma型锗硅器件外延生长后的剖面结构示意图。

具体实施方式

下面结合附图对本发明作详细描述：

实施例一

请参考图5-10，本实施例一提供的非晶化离子注入制作sigma型锗硅沟槽的方法，包括以下步骤：

s201，在硅衬底400上形成有源层401；请参考图6，具体为在硅衬底300上生长一定厚度的垫氧化层、氮化硅层、非晶碳化物、氧化物盖帽层，接着进行有源层图形曝光显影刻蚀形成浅沟槽，进而在沟槽填充一定厚度的氧化物并高温快速退火，接着进行化学机械研磨形成平坦的表面，然后调整既定目标的台阶高度并去除剩余氮化硅层，形成有源层401。本实施例一的硅衬底400为pmos型衬底。

s202，在有源层401上形成晶硅栅极402；请参考图6，具体为在上述硅片的有源层401上生长形成不同厚度的栅氧化层，接着生长一定厚度的氮化硅硬掩膜层、非晶碳化物、氧化物盖帽层，接着进行栅极图形曝光显影刻蚀形成一定关键尺寸的晶硅栅极402。其中晶硅栅极402的上方形成有晶硅栅极硬掩膜404。晶硅栅极402薄膜堆栈包括厚度为的晶硅薄膜、的氮化硅、的非晶碳化物、的氧化硅盖帽层。

s203，形成晶硅栅极侧墙403；请参考图6，具体为对上述硅片预清洗若干时间，接着生长一定厚度的氮化硅侧墙层，然后进行等离子刻蚀清洗，形成一定关键尺寸的晶硅栅极侧墙403。

s204，形成锗硅硬掩化膜405；请参考图6，具体为对上述硅片预清洗若干时间，接着生长一定厚度的氮化硅硬掩膜层并进行氧化处理，形成锗硅硬掩化膜405。

s205，锗硅光刻；具体为对锗硅图形曝光显影，露出pmos区锗硅生长区域。

s206，锗硅干法刻蚀形成u型浅沟槽406；请参考图6，具体为对上述硅片进行等离子刻蚀，在pmos区形成一定深度的u型浅沟槽406。在步骤s206中，锗硅干法刻蚀形成u型浅沟槽的深度小于不采用非晶化离子注入形成的沟槽的深度。本步骤中，u型锗硅浅沟槽的深度范围为

s207，对u型浅沟槽在常温下进行非晶化离子注入，使所述浅沟槽底部形成非晶化层408；请参考图7-8，具体为在u型沟槽406的两侧有源层401的上部结构中的任意一侧或者两侧涂布光刻胶407，也可以在u型沟槽406底部涂布光刻胶，在常温环境下对上述硅片上注入一定剂量、特定浓度的硅或锗元素，并控制在一定深度，使u型浅沟槽406的底部形成非晶化层408。图8中向下阵列的箭头方向为离子注入的方向。图8中，pmos区氮化硅掩膜层因离子注入而非晶化。在本步骤中，非晶化离子注入的离子为ⅳ族元素，例如硅元素或者锗元素。本步骤中，离子注入能量范围为0.5k-10k，注入剂量范围为9.0e13/cm3-9.0e14/cm3，注入深度范围为离子注入的环境温度为20℃-30℃；

s208，光刻胶干法剥离；请参考图9，具体为对上述硅片进行一定时间的o2氧化处理，去除光刻胶407。此步骤中，与现有技术相比，减少了锗硅等离子刻蚀后的湿法清洗的步骤，其作用是为了避免酸对浅沟道隔绝层的钻蚀。本实施方式由于离子注入时，在u型沟槽406的有源层401的右侧上部结构涂布光刻胶407，因此，右侧上部结构在离子注入后的厚度增加。

s209，tmah处理形成sigma型锗硅沟槽；请参考图9，具体为将上述硅片浸入tmah溶液中，利用tmah组分在不同晶面上的刻蚀速度差异，形成一定深度的sigma型的锗硅沟槽409。在步骤209中，tmah的浓度范围为1.0wt％-30.5wt％，温度范围为20℃～80℃，并且tmah溶液中包含低浓度的稀氟氢酸dhf。

s210，锗硅外延生长。请参考图10，即锗硅外延沉积，形成外延生长结构410。

请参考图3、图9，本发明制作sigma型锗硅沟槽的方法，栅极底部距离sigma型沟槽中部尖端的深度a小于前者，即a<a；后者锗硅硬掩膜边缘到sigma型沟槽中部尖端的距离b与锗硅硬掩膜边缘到栅极边缘的距离相等，即b＝b。图中a、a分别表示现有技术和本发明方案栅极表面距离sigma型沟槽尖端的深度；b、b分别表示现有技术和本发明方案锗硅硬掩膜边缘距离sigma型沟槽尖端的距离。其中a<a,b＝b。

图9、图10中的pmos区氮化硅厚度因非晶化，所以在tmah工艺过程中厚度变得更薄。

上述改进主要是在保证simga型沟槽中部尖端与栅极边缘垂直的情况下，缩小栅极底部距离sigma型沟槽中部尖端的深度，最大化锗硅的压应力作用，提高栅极沟道载流子迁移率。

本发明制作sigma型锗硅沟槽的方法，锗硅等离子刻蚀等干法刻蚀u型沟槽的深度要相对较浅，其深度要与后续的非晶化离子注入深度相呼应。

本发明制作sigma型锗硅沟槽的方法，在锗硅干法刻蚀u型沟槽之后增加一步常温下非晶化离子浅注入的步骤，使所述浅沟槽底部形成非晶化层，其深度要与前面锗硅等离子刻蚀u型沟槽深度相呼应。

实施例二

本实施例二提供一种sigma型锗硅半导体器件的制作方法，采用实施例一提供的非晶化离子注入制作sigma型锗硅沟槽的方法。

实施例三

本实施例三提供一种基础实施例二的sigma型锗硅半导体器件的制作方法制造的sigma型锗硅pmos器件。

本发明不限于上述具体实施方式，凡在本发明的精神和范围内所作出的任何变化，均在本发明的保护范围之内。