一种用于三维存储器阵列区共源极的测量方法与流程

本发明涉及半导体器件性能的测量领域，尤其涉及一种三维存储器阵列区共源极电阻的测量方法。

背景技术：

三维存储器(3dnand)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2d或者平面nand闪存带来的限制。不同于将存储芯片放置在单面，新的3dnand技术，垂直堆叠了多层数据存储单元。基于该技术，可打造出存储容量比同类nand技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

在半导体制造工艺中，需要监测多种器件及结构的各种参数，其中电阻是重要参数之一。在3dnand工艺结构中,阵列区共源极结构较特殊，从上至下形似一堵墙，一般墙体采用的材质是导电性良好的金属钨，这种结构可以较容易监测其电阻值，但是随着三维存储器阵列存储区层数的不断增加，阵列区共源极的高度也随之不断增大，而较高的金属钨层的导致应力较大的问题，由于应力的增加，对器件的结构性能产生了严重影响。随着技术的不断发展，为了减小共源极金属钨层应力增大的问题，采用了钨与多晶硅结合的方式形成阵列区共源极墙体结构，由于这种结构的特殊性，当采用传统的常规侧电阻方式对阵列区共源极的电阻进行测量时，由于钨金属层位于多晶硅层之上，而钨的导电性又非常好，导致测得的电阻实际是金属钨的电阻值，而无法获得真实的多晶硅层的电阻值。目前没有更好的方法可以量测多晶硅材质的阵列区共源极阻值。

技术实现要素：

针对以上问题，本发明设计一种新的用于三维存储器阵列区共源极电阻的测量方法，可以准确测量多晶硅材质的阵列区共源极的电阻值。

本发明的目的是通过以下技术方案实现的。

一种用于三维存储器阵列区共源极的测量方法，所述三维存储器阵列区共源极包含位于接触孔内下部的多晶硅层以及位于多晶硅层之上的钨金属层，所述方法包括如下步骤：

制备三维存储器芯片结构，所述三维存储器结构包括用于实现存储的阵列区、台阶区以及外围电路区，所述阵列区包括多个接触孔，所述接触孔中形成有共源极结构；

阵列区共源极测量样品的准备，将制备好的三维存储器芯片进行研磨处理，并研磨至暴露出所述接触孔，选择需要测量的共源极作为测量目标，使用聚焦粒子束对所述测量目标做标记，接着继续使用聚焦粒子束将目标区域的阵列区共源极的长度为l的部分金属钨层去除，以便露出金属钨层下部的多晶硅层进行电阻测试；

共源极多晶硅层电阻的测量，将上述样品放至纳米探针台中,对暴露出的多晶硅层的电阻进行测量，得出共源极多晶硅层的电阻值r。

优选地，在测量得到共源极多晶硅层的电阻值之后，还包括如下步骤：

使用聚焦离子束将被测目标处的阵列区共源极进行切片分析，测量得出该目标区域的多晶硅层的高度h以及宽度w；

计算目标区域的多晶硅层的方块电阻rs，计算公式如下公式所示，rs＝r*h/(l/w)。

优选地，阵列区共源极测量样品的准备步骤中，在研磨至暴露出所述接触孔之后还包括：清洗研磨表面的脏污，并通过加热烘烤去除水分。

优选地，被去除的金属钨层的长度l为5至15微米。

优选地，被去除的金属钨层的长度l为10微米。

优选地，对暴露出的多晶硅层的电阻进行测量使用的方法为四探针测量法。

本发明的优点在于，用聚焦离子束机台截断阵列区共源极上面的一部分金属钨层，从而可以断开金属钨层的电流线路,从而测试电阻时，电流只流经多晶硅材质，通过欧姆定律计算得出多晶硅实际电阻，因而可以准确的测量多晶硅材质的阵列区共源极电阻值。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

附图1示出了根据本发明实施方式的三维存储器阵列区共源极的结构示意图。

附图2示出了根据本发明实施方式的三维存储器阵列区共源极去除顶部钨金属层后的结构示意图。

附图3-6示出了根据本发明实施方式的三维存储器阵列区共源极电阻的测量方法流程示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

三维存储器的结构

三维存储器的基本结构包括存储单元区域，位于该存储单元区域两侧的台阶区域，以及位于存储单元区域周边的解码器区域、页面缓存区以及其它外围电路和电接触焊盘区域。该三维存储器包括上述存储单元区域及其一侧的台阶区域，存储单元区域及其一侧的台阶区域由在晶圆基底上交替形成的介质层和钨金属层而成，其中介质层的材料可以为氧化硅、氮化硅或氮氧化硅及其组合，优选为氮化硅。根据存储器容量的不同，其交替形成的层数可以为32层，48层，64层，甚至更多层。在上述存储单元区域以及台阶区域之上覆盖绝缘层，并平坦化该绝缘层，绝缘层的材料可以为氧化硅、氮化硅或氮氧化硅及其组合，优选为氧化硅，具体如二氧化硅。

在存储单元区域形成贯通整个区域的通孔，通过在通孔内填充介质层以及半导体材料层，形成存储器的沟道区域，半导体材料优选为多晶硅。在台阶区域的每个露出的台阶区域上对应形成多组贯穿绝缘层的通孔，从而将各个台阶的钨金属层暴露，并在该通孔中填充金属钨，以形成钨栓塞。通过上述钨栓塞实现存储单元区域各个存储颗粒的栅极的引出和控制。

三维存储器的制作工艺

首先在衬底上沉积多层叠层结构(例如氧化物和氮化物交替的多个0n0结构)；通过各向异性的刻蚀工艺对衬底上多层叠层结构刻蚀而形成沿着存储器单元字线(wl)延伸方向分布、垂直于衬底表面的多个沟道通孔(可直达衬底表面或者具有一定过刻蚀)；在沟道通孔中沉积多晶硅等材料形成柱状沟道；沿着wl方向刻蚀多层叠层结构形成直达衬底的沟槽，露出包围在柱状沟道周围的多层叠层；针对叠层中相邻层之间的刻蚀选择性，选择刻蚀选择比较高的腐蚀液湿法去除叠层中的第二类型材料，在柱状沟道周围留下横向分布的第一类型材料构成的突起结构；在沟槽中突起结构的侧壁沉积高k介质材料的栅极介质层以及金属材质的栅极导电层构成的栅极堆叠；刻蚀叠层结构形成源漏接触并完成后端制造工艺。此时，叠层结构在柱状沟道侧壁留下的一部分突起形成了栅电极之间的隔离层，而留下的栅极堆叠夹设在多个隔离层之间作为控制电极。当向栅极施加电压时，栅极的边缘电场会使得例如多晶硅材料的柱状沟道侧壁上感应形成源漏区，由此构成多个串并联的闪存单元构成的门阵列而记录所存储的逻辑状态。其中，为了将单元区多个串并联m0sfet信号引出，在柱状沟道顶部沉积填充多晶硅材料形成漏区，并形成与漏区电连接的金属接触塞以进一步电连接至上方的位线(bit-line，bl)。此外，在多个垂直柱状沟道之间衬底中形成带有金属硅化物接触的共用源区。在单元导通状态下，电流从共用源区流向周围的垂直沟道区，并在控制栅极(与字线wl相连)施加的控制电压作用下向上穿过垂直沟道中感应生成的多个源漏区，通过沟道顶部的漏区而进一步流向上方的位线。

聚焦粒子束技术

聚焦离子束(focusedionbeam,fib)的系统是利用电透镜将离子束聚焦成非常小尺寸的显微切割仪器，目前商用系统的离子束为液相金属离子源(liquidmetalionsource,lmis)，金属材质为镓(gallium,ga)，因为镓元素具有低熔点、低蒸气压、及良好的抗氧化力；典型的离子束显微镜包括液相金属离子源、电透镜、扫描电极、二次粒子侦测器、5-6轴向移动的试片基座、真空系统、抗振动和磁场的装置、电子控制面板、和计算机等硬设备，外加电场(suppressor)与液相金属离子源可使液态镓形成细小尖端，再加上负电场(extractor)牵引尖端的镓，而导出镓离子束，在一般工作电压下，尖端电流密度约为1埃10-8amp/cm2，以电透镜聚焦，经过一连串变化孔径(automaticvariableaperture,ava)可决定离子束的大小，再经过二次聚焦至试片表面，利用物理碰撞来达到切割和沉积的目的。

聚焦离子束在半导体集成电路工业上的应用，主要可分为五大类：1.线路修补和布局验证；2.组件故障分析；3.生产线制程异常分析；4.ic制程监控-例如光阻切割；5.穿透式电子显微镜试片制作。其中，在各类应用中，以线路修补和布局验证这一类的工作具有最大经济效益，局部的线路修改可省略重作光罩和初次试作的研发成本，这样的运作模式对缩短研发到量产的时程绝对有效，同时节省大量研发费用。选择性的材料蒸镀(selectivedeposition)-以离子束的能量分解有机金属蒸气或气相绝缘材料，在局部区域作导体或非导体的沉积，可提供金属和氧化层的沉积(metalandteosdeposition)，常见的金属沉积有铂(platinum,pt)和钨(tungstun,w)二种。

实施例一

一种用于三维存储器阵列区共源极的测量方法，如图1所示，所述三维存储器阵列区共源极10包含位于接触孔内下部的多晶硅层11以及位于多晶硅层11之上的钨金属层12，所述方法包括如下步骤：

制备三维存储器芯片结构，所述三维存储器结构包括用于实现存储的阵列区、台阶区以及外围电路区，所述阵列区包括多个接触孔，所述接触孔中形成有共源极结构10；

阵列区共源极测量样品的准备，如图3所示，将制备好的三维存储器芯片进行研磨处理，并研磨至暴露出所述接触孔的钨金属层12。优选地，在研磨至暴露出所述接触孔之后还包括：清洗研磨表面的脏污，并通过加热烘烤去除水分。选择需要测量的共源极作为测量目标，使用聚焦粒子束对所述测量目标做标记，如图4所示，接着继续使用聚焦粒子束将目标区域的阵列区共源极的长度为l的部分金属钨层12去除，以便露出金属钨层下部的多晶硅层11进行电阻测试；图2示出了根据本发明实施方式的三维存储器阵列区共源极去除顶部钨金属层后的结构示意图。优选地，被去除的金属钨层的长度l的确定以后续方便测量电阻为标准，例如，长度l为5至15微米。优选地，被去除的金属钨层的长度l为10微米。

共源极多晶硅层电阻的测量，将上述样品放至纳米探针台中,对暴露出的多晶硅层的电阻进行测量，得出共源极多晶硅层的电阻值r。优选地，如图5所示，对暴露出的多晶硅层的电阻进行测量使用的方法为四探针测量法，四探针13定位于露出的多晶硅层周边的金属钨层上。

实施例二

本发明的实施例二提出一种用于三维存储器阵列区共源极的测量方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。

在测量得到共源极多晶硅层的电阻值之后，还包括如下步骤：

如图6所示，使用聚焦离子束将被测目标处的阵列区共源极进行切片分析，测量得出该目标区域的多晶硅层11的高度h以及宽度w；

计算目标区域的多晶硅层11的方块电阻rs，计算公式如下公式所示，rs＝r*h/(l/w)。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。