本发明涉及功率半导体电力电子器件技术领域，具体是一种沟槽型肖特基接触超级势垒整流器及其制作方法。
背景技术：
功率半导体整流器是现代电力电子技术的一种基础元器件，广泛应用于功率转换器和电源中。超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和作为超级势垒的mos沟道来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100v以下的应用中具有明显的竞争优势。
肖特基接触超级势垒整流器能够保持常规超级势垒整流器的基本工作特征外还具有制造工艺简单、制造成本低和高可靠性的优点。沟槽型肖特基接触超级势垒整流器能够进一步优化导通压降和反向漏电水平之间的约束关系。
为了获得更好的超级势垒效果，超级势垒整流器的栅介质层通常设计得很薄，薄的栅介质层存在介质长期可靠性和热载流子注入等问题，尤其对于沟槽型薄介质层的情形更严重。
现有技术包括一种沟槽型肖特基接触超级势垒整流器在u型槽底部的下面设计一层重掺杂埋层来屏蔽高电场的影响从而提高薄栅介质长期可靠性，但随着沟槽尺寸的不断缩减，重掺杂埋层对mos沟道附近漂移区的耗尽作用明显的影响正向导通特性，从而影响器件的整体性能。
技术实现要素：
本发明的目的是解决现有技术中存在的问题，提供一种沟槽型肖特基接触超级势垒整流器及其制作方法。
为实现本发明目的而采用的技术方案是这样的，一种沟槽型肖特基接触超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。
所述重掺杂第一导电类型衬底层覆盖于下电极层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述栅介质层嵌入于轻掺杂第一导电类型外延层之上的部分表面区域。所述栅介质层呈现为u型结构，所述u型结构底部介质层厚度大于侧壁介质层厚度。
所述栅电极层覆盖于u型栅介质层之内。
所述肖特基势垒接触区覆盖于第二导电类型体区之上。
所述上电极层覆盖于栅电极层和肖特基势垒接触区之上。
进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步，所述第二导电类型体区与u型栅介质层外部侧壁的部分区域相连。所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
一种沟槽型肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)准备重掺杂第一导电类型衬底层。
2)形成轻掺杂第一导电类型外延层。
3)形成第二导电类型体区。
4)刻蚀硅槽。
5)形成u型栅介质层的底部厚介质层。
6)形成栅介质层。
7)形成栅电极层。
8)形成肖特基势垒接触区。
9)形成上电极层和下电极层。
进一步，还包括形成第二导电类型保护环及结终端区的步骤。
进一步，所述步骤6)中的栅介质层包括二氧化硅材料或氮氧化硅。
进一步，所述步骤7)中的栅电极层包括多晶硅材料；所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
进一步，所述步骤8)中的肖特基接触区包括高级硅化物；所述高级硅化物包括钛硅、铂硅或镍铂硅。
进一步，所述栅电极层能够省略，所述上电极层覆盖于栅介质层和肖特基势垒接触区之上。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
本发明中的沟槽型肖特基接触超级势垒整流器属于超级势垒整流器类型，其沟槽栅结构的底部厚介质层设计能够屏蔽高电场的影响从而提高器件可靠性，并且随着沟槽尺寸的不断缩减，沟槽栅底部厚介质层并不影响正向导通特性，从而器件的整体性能得到提高。
附图说明
图1为已有沟槽型超级势垒整流器剖面结构示意图；
图2为已有沟槽型隧穿结超级势垒整流器剖面结构示意图；
图3为已有沟槽型肖特基接触超级势垒整流器剖面结构示意图；
图4为本发明实施例新器件剖面结构示意图；
图5为本发明实施例新器件制造步骤1-3)中原材料选择和第二导电类型体区结构的形成；
图6为本发明实施例新器件制造步骤4-7)中沟槽结构及栅电极结构的形成；
图7为本发明实施例新器件制造步骤8)中横纵肖特基接触区的形成；
图8为本发明实施例新器件制造步骤9)中上电极层的形成。
图中：下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区40、第二导电类型埋层50、第二导电类型体区埋层51、栅介质层60、栅电极层70、肖特基接触区80、重掺杂第二导电类型阳极接触区81、重掺杂第一导电类型阳极接触区82和上电极层90。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图4所示，一种沟槽型肖特基接触超级势垒整流器，其特征在于：包括下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第二导电类型体区40、栅介质层60、栅电极层70、肖特基接触区80和上电极层90。
所述重掺杂第一导电类型衬底层20覆盖于下电极层10之上。
所述轻掺杂第一导电类型外延层30覆盖于重掺杂第一导电类型衬底层20之上。
所述第二导电类型体区40覆盖于轻掺杂第一导电类型外延层30之上的部分表面。
所述栅介质层60嵌入于轻掺杂第一导电类型外延层30之上的部分表面区域。所述栅介质层60呈现为u型结构，所述u型结构底部介质层厚度大于侧壁介质层厚度。
所述栅电极层70覆盖于u型栅介质层60之内。
所述肖特基势垒接触区80覆盖于第二导电类型体区40之上。
所述上电极层90覆盖于栅电极层70和肖特基势垒接触区80之上。
还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。
所述第二导电类型体区40与u型栅介质层60外部侧壁的部分区域相连。所述第二导电类型体区40由一个或者多个重复的结构单元构成。所述第二导电类型体区40位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。
所述栅电极层70能够省略，所述上电极层90覆盖于栅介质层60和肖特基势垒接触区80之上。
实施例2：
一种沟槽型肖特基接触超级势垒整流器的制作方法，其特征在于，包括以下步骤：
1)准备重掺杂第一导电类型衬底层20。
2)形成轻掺杂第一导电类型外延层30。
3)如图5所示，形成第二导电类型体区40。
4)刻蚀硅槽。
5)形成u型栅介质层60的底部厚介质层。
6)形成栅介质层60。
所述步骤6)中的栅介质层包括二氧化硅材料或氮氧化硅。
7)如图6所示，形成栅电极层70。
所述步骤7)中的栅电极层包括多晶硅材料；所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
8)如图7所示，形成肖特基势垒接触区80。
所述步骤8)中的肖特基接触区包括高级硅化物；所述高级硅化物包括钛硅、铂硅或镍铂硅。
9)如图8所示，形成上电极层90。
10)形成下电极层10。
所述一种沟槽型肖特基接触超级势垒整流器的制作方法，还包括形成第二导电类型保护环及结终端区的步骤。
所述栅电极层70能够省略，所述上电极层90覆盖于栅介质层60和肖特基势垒接触区80之上。