一种阳极栅MOS晶闸管及其工艺方法与流程

本发明涉及半导体器件领域，特别涉及一种阳极栅mos晶闸管及其工艺方法。

背景技术：

功率半导体器件广泛地应用在电机驱动、汽车电子、电力传输等应用领域，其中，mos栅晶闸管虽然具有导通电阻低、电流密度高、开启速度快等优势。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低。

技术实现要素：

本申请实施例通过提供一种阳极栅mos晶闸管，解决了现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准igbt工艺相兼容的技术效果。

第一方面，鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题的一种阳极栅mos晶闸管，包括：阳极端，所述阳极端包括第一nmos结构；第一栅电极，所述第一栅电极下方形成所述第一nmos结构；n+缓冲层，其中，所述n+缓冲层在晶闸管导通状态下存储有大量电子；p型基区，所述p型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一nmos结构将所述n+缓冲层内的所述电子抽走，提高所述阳极栅mos晶闸管的关断速度。

优选的，所述阳极栅mos晶闸管还包括：阴极端，所述阴极端包括第二nmos结构和所述pmos结构；第二柵电极，所述第二柵电极下方形成所述第二nmos结构和所述pmos结构。

优选的，所述阳极栅mos晶闸管还包括：晶闸管结构，所述晶闸管结构由四层n-p-n-p材料构成。

优选的，所述阳极栅mos晶闸管还包括：pmos结构，所述pmos结构位于所述阴极端。

第二方面，本申请还提供了一种阳极栅mos晶闸管的工艺方法，所述方法包括：步骤一：在n型重掺杂衬底上，通过外延工艺生长轻掺杂的n型外延层，作为阳极栅mos晶闸管的漂移层；步骤二：在衬底背面通过刻蚀形成沟槽，之后再通过氧化生长栅氧化层，最后在沟槽里面淀积多晶硅作为第一栅电极；步骤三：在衬底背面通过双扩散工艺制作p型重掺杂层、n型重掺杂层，分别作为阳极栅mos晶闸管的p+阳极区域以及第一nmos结构；步骤四：在漂移区上方通过双扩散工艺制作p基区、n+掺杂区和p+掺杂区，最后淀积金属完成阳极栅mos晶闸管的制作。

第三方面，本申请还提供了一种阳极栅mos晶闸管的工艺方法，所述方法还包括：步骤一：在n型重掺杂衬底上，通过外延工艺生长轻掺杂的n型外延层，作为阳极栅mos晶闸管的漂移层；步骤二：在衬底背面淀积多晶硅作为第一栅电极；步骤三：在衬底背面通过双扩散工艺制作p型重掺杂层、n型重掺杂层，分别作为阳极栅mos晶闸管的p+阳极区域以及第一nmos结构；步骤四：在漂移区上方通过双扩散工艺制作p基区、n+掺杂区和p+掺杂区，最后淀积金属完成阳极栅mos晶闸管的制作。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的一种阳极栅mos晶闸管，通过阳极端，所述阳极端包括第一nmos结构；第一栅电极，所述第一栅电极下方形成所述第一nmos结构；n+缓冲层，其中，所述n+缓冲层在晶闸管导通状态下存储有大量电子；p型基区，所述p型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一nmos结构将所述n+缓冲层内的所述电子抽走，提高所述阳极栅mos晶闸管的关断速度。解决了现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准igbt工艺相兼容的技术效果。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种沟槽型阳极栅mos晶闸管的结构示意图；

图2为本申请实施例提供的一种平面型阳极栅mos晶闸管的结构示意图。

附图标号说明：阳极端1，第一nmos结构11，第一栅电极2，n+缓冲层3，阴极端4，第二nmos结构41，pmos结构42，第二栅电极5，p型基区6。

具体实施方式

本申请实施例提供的一种阳极栅mos晶闸管，解决了现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低的技术问题。

本申请实施例中的技术方案，总体方法如下：阳极端，所述阳极端包括第一nmos结构；第一栅电极，所述第一栅电极下方形成所述第一nmos结构；n+缓冲层，其中，所述n+缓冲层在晶闸管导通状态下存储有大量电子；p型基区，所述p型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一nmos结构将所述n+缓冲层内的所述电子抽走，提高所述阳极栅mos晶闸管的关断速度。解决了现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准igbt工艺相兼容的技术效果。

下面将详细地描述本公开的示例性实施例。虽然本申请公开了一种或几种示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

实施例一

本申请实施例提供的一种阳极栅mos晶闸管，其中，mos栅晶闸管内部主要是四层n-p-n-p材料构成的晶闸管结构，另外通过mosfet控制晶闸管内部反馈的产生与中断，以实现器件的开启和关断。

由于阳极栅nmos结构主要用于抽取n+缓冲层内电子，因此可以做成平面型阳极栅mos晶闸管，也可以做成沟槽型阳极栅mos晶闸管。如图1所示，给出了沟槽型阳极栅，如图2所示，给出了平面型阳极栅两种阳极栅mos晶闸管结构示意图。下面以沟槽阳极栅mos晶闸管图1为例分析阳极栅mos晶闸管具体结构：

阳极端1，所述阳极端1包括第一nmos结构11；阴极端4，所述阴极端4包括第二nmos结构41和所述pmos结构42；

具体而言，nmos英文全称为n-metal-oxide-semiconductor。意思为n型金属-氧化物-半导体，而拥有这种结构的晶体管我们称之为nmos晶体管。mos晶体管有p型mos管和n型mos管之分。由mos管构成的集成电路称为mos集成电路，由nmos组成的电路就是nmos集成电路，由pmos管组成的电路就是pmos集成电路，由nmos和pmos两种管子组成的互补mos电路，即cmos电路。其中，本申请实施例所述的阳极栅mos晶闸管具有一阳极端1和一阴极端4，所述阳极端1包括第一nmos结构11，所述阴极端4包括第二nmos结构41和所述pmos结构42。

第一栅电极2，所述第一栅电极2下方形成所述第一nmos结构11；第二栅电极5，所述第二栅电极5下方形成第二nmos结构41和所述pmos结构42；pmos结构42，所述pmos结构42位于所述阴极端4。

具体而言，栅电极是由金属细丝组成的筛网状或螺旋状电极。多极电子管中排列在阳极和阴极之间的一个或多个具有细丝网或螺旋线形状的电极，起控制阴极表面电场强度从而改变阴极放射电流或捕获二次放射电子的作用。所述第一nmos结构11位于所述第一栅电极2的下方，所述第二nmos结构41和所述pmos结构42位于所述第二栅电极5的下方，并且，所述pmos结构42也位于所述阴极端4。

n+缓冲层3，其中，所述n+缓冲层3在晶闸管导通状态下存储有大量电子；p型基区6，所述p型基区6在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极2控制所述第一nmos结构11将所述n+缓冲层3内的所述电子抽走，提高所述阳极栅mos晶闸管的关断速度。

具体而言，mos栅晶闸管关断过程中，其内部除p基区6之外n+缓冲层内也存储有大量电荷，如果在pmos抽取p基区6空穴的同时，n+缓冲层内电子也被抽走，那么mos栅晶闸管的关断速度将会得到很大提高，关断能力也能够得到增强。

实施例二

为了更加清楚的阐述一种阳极栅mos晶闸管，本申请实施例还提供了一种阳极栅mos晶闸管的工作原理，下面对一种阳极栅mos晶闸管的工作原理进行详细说明。

阳极栅mos晶闸管结构包含有两个栅电极g1和g2，分别对应所述第二栅电极5和所述第一栅电极2，所述第一栅电极2和所述第二栅电极5下方分别形成了第一nmos结构11区域、第二nmos结构41区域和pmos结构42区域。当所述第一栅电极2(g2)不施加偏压、所述第二栅电极5(g1)施加正偏压时，器件内部第二nmos结构41区域导通、第一nmos结构11和pmos结构42区域关断，n+阴极端4区域电子将通过第二nmos结构41导电沟道进入到n-漂移区，作为下方宽基区pnp晶体管的基极驱动电流，促进p+阳极和n+缓冲区pn结空穴强注入，进而开启晶闸管内部的电流反馈，使整个器件进入导通状态；当第一栅电极2(g2)施加正偏压、第二栅电极5(g1)施加负偏压时，结构内部第一nmos结构11和pmos结构42区域导通、第二nmos结构41区域关断，晶闸管p基区内部空穴电流将会通过pmos结构42导电沟道被抽取到阴极端4，与此同时下方n+缓冲层内电子电流也将通过第一nmos结构11导电沟道被抽取到阳极端1，如此破坏了晶闸管内部电流反馈，使整个器件进入了关断状态。

由于器件关断过程中，在pmos抽取晶闸管p基区存储空穴的同时，阳极端第一nmos结构11抽取了n+缓冲层内存储的电子，如此增大了mos栅晶闸管的关断电流，提高了器件的关断速度。在相同条件下通过仿真发现，阳极栅mos晶闸管关断时间比基区电阻控制晶闸管可以缩短1～2个数量级，关断速度提高十分明显。

实施例三

本申请实施例还提供了一种阳极栅mos晶闸管的工艺方法，所述方法为沟槽型阳极栅mos晶闸管的工艺方法，所述方法包括：

步骤一：在n型重掺杂衬底上，通过外延工艺生长轻掺杂的n型外延层，作为阳极栅mos晶闸管的漂移层；

步骤二：在衬底背面通过刻蚀形成沟槽，之后再通过氧化生长栅氧化层，最后在沟槽里面淀积多晶硅作为第一栅电极；

步骤三：在衬底背面通过双扩散工艺制作p型重掺杂层、n型重掺杂层，分别作为阳极栅mos晶闸管的p+阳极区域以及第一nmos结构；

步骤四：在漂移区上方通过双扩散工艺制作p基区、n+掺杂区和p+掺杂区，最后淀积金属完成阳极栅mos晶闸管的制作。

实施例四

本申请还提供了一种阳极栅mos晶闸管的工艺方法，所述方法为平面型阳极栅mos晶闸管的工艺方法，所述方法还包括：

步骤一：在n型重掺杂衬底上，通过外延工艺生长轻掺杂的n型外延层，作为阳极栅mos晶闸管的漂移层；

步骤二：在衬底背面淀积多晶硅作为第一栅电极；

步骤三：在衬底背面通过双扩散工艺制作p型重掺杂层、n型重掺杂层，分别作为阳极栅mos晶闸管的p+阳极区域以及第一nmos结构；

步骤四：在漂移区上方通过双扩散工艺制作p基区、n+掺杂区和p+掺杂区，最后淀积金属完成阳极栅mos晶闸管的制作。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的一种阳极栅mos晶闸管，通过阳极端，所述阳极端包括第一nmos结构；第一栅电极，所述第一栅电极下方形成所述第一nmos结构；n+缓冲层，其中，所述n+缓冲层在晶闸管导通状态下存储有大量电子；p型基区，所述p型基区在晶闸管导通状态下存储有大量空穴；其中，所述第一栅电极控制所述第一nmos结构将所述n+缓冲层内的所述电子抽走，提高所述阳极栅mos晶闸管的关断速度。解决了现有技术中的mos栅晶闸管关断速度慢，器件最大关断电流低的技术问题，达到了极大地增大了器件的关断电流，提高了器件关断速度，减小了器件关断功耗，制作工艺简单，与标准igbt工艺相兼容的技术效果。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

本申请实施例提供的一种区域确定方法和装置由于采用了通过获得第一面积周边的，与其距离最近的各条道路，并且根据各条道路的位置关系的相互限制，从而获得所述第一区域的具体位置，解决了现有技术中利用数据库中的预设区域与目标区域的重合度而导致的定位不准确的问题，进而达到了能够精准获得目标具体位置的技术效果。