一种低功耗磁保持继电器驱动电路的制作方法

本实用新型涉及继电器领域，特别涉及一种低功耗磁保持继电器驱动电路。

背景技术：

磁保持继电器一般用在低功耗的仪器或仪表上。一种常见的驱动磁保持继电器方式是由FPGA或者CPLD等逻辑芯片控制三极管或者场效应管驱动，使继电器完成复位、置位以及保持等动作，而这种方式逻辑关系复杂；还有一种方式就是在继电器线圈上串联大容量电容，在电容充放电时形成回路，即可驱动继电器，但是大容量电容工作寿命普遍较短，不适合仪器使用。

技术实现要素：

本实用新型的目的在于，针对上述问题，提供一种低功耗磁保持继电器驱动电路。

本实用新型为实现上述目的所采用的技术方案为：

一种低功耗磁保持继电器驱动电路，包括第一驱动芯片、延迟模块及第二驱动芯片，该第一驱动芯片的输出端连接有第一支路及第二支路，所述第一支路上依次设置有所述延迟模块及所述第二驱动芯片，该第一支路与继电器线圈的S端连接，所述第二支路与继电器线圈的R端连接，该第一驱动芯片、第二驱动芯片中集成有用于输出大功率交流信号的推挽式电路。

作为优选，所述延迟模块为用于设置延迟时间的RC电路。

作为优选，所述延迟模块包括电阻R1以及电容C1，该电阻R1位于所述第一支路上，该电阻R1与所述第二驱动芯片的输入端连接，所述电容C1的一端连接于该电阻R1、第二驱动芯片之间，该电容C1的另一端接地。

作为优选，所述电阻R1的阻值为33kΩ，所述电容C1的容量为1μF。

作为优选，所述推挽式电路包括三极管Q44、Q43及二极管D64、D65，所述三极管Q44的基极与所述三极管Q43的基极连接，该三极管Q44的发射极与该三极管Q43的发射极连接，所述二极管D64的阳极、阴极并联于该三极管的发射极、集电极上，所述二极管D65的阳极、阴极并联于三极管Q43的集电极、发射极上，该二极管D64的阳极与该二极管D65的阴极连接。

本实用新型的有益效果为：本实用新型结构简单合理，设计巧妙，采用RC电路设定延迟时间并且使用推挽式电路驱动继电器，通过输出电平信号控制继电器的状态切换、保持或线圈断电，本实用新型的电路结构简单，成本低，并且高效节能，使用寿命长。

下面结合附图与实施例，对本实用新型进一步说明。

附图说明

图1是本实用新型的电路原理图；

图2是本实用新型中推挽式电路的电路原理图。

具体实施方式

实施例：如图1与图2所示，本实用新型为一种低功耗磁保持继电器驱动电路，包括第一驱动芯片1、延迟模块及第二驱动芯片2，该第一驱动芯片1的输出端连接有第一支路及第二支路，所述第一支路上依次设置有所述延迟模块及所述第二驱动芯片2，该第一支路与继电器线圈的S端连接，所述第二支路与继电器线圈的R端连接，该第一驱动芯片1、第二驱动芯片2中集成有用于输出大功率交流信号的推挽式电路。

本实施例中，所述延迟模块为用于设置延迟时间的RC电路。

本实施例中，所述延迟模块包括电阻R1以及电容C1，该电阻R1位于所述第一支路上，该电阻R1与所述第二驱动芯片2的输入端连接，所述电容C1的一端连接于该电阻R1、第二驱动芯片2之间，该电容C1的另一端接地。

本实施例中，所述电阻R1的阻值为33kΩ，所述电容C1的容量为1μF，保证延迟时间大于20mS。

本实施例中，所述推挽式电路包括三极管Q44、Q43及二极管D64、D65，所述三极管Q44的基极与所述三极管Q43的基极连接，该三极管Q44的发射极与该三极管Q43的发射极连接，所述二极管D64的阳极、阴极并联于该三极管的发射极、集电极上，所述二极管D65的阳极、阴极并联于三极管Q43的集电极、发射极上，该二极管D64的阳极与该二极管D65的阴极连接；三极管Q44为NPN管，三极管Q43为PNP管，由该三极管Q44、Q43组成半桥式输出电路，确保驱动电流足够大，并联的二极管在三极管关断后起到续流作用。

三极管Q44的集电极与二极管D64的阴极之间设置有输入电源。

当磁保持继电器驱动电路的输入端从低电平跳变成高电平时，继电器线圈的R端输出低电平，电容C1通过电阻R1放电，继电器线圈的S端保持高电平状态，继电器线圈中有正向电流流过，继电器置位。200mS后，电容C1放电完毕，电压接近低电平，在驱动芯片的驱动下，继电器线圈S端输出低电平；由此R端与S端均为低电平，继电器线圈中没有电流，整个驱动电路维持低功耗状态，继电器状态保持。

当磁保持继电器驱动电路的输入端从高电平跳变成低电平时，继电器线圈的R端输出高电平，通过电阻R1向电容C1充电，继电器线圈的S端保持低电平状态，继电器线圈中有反向电流流过，继电器复位。200mS后，电容C1充满电，电压接近高电平，在驱动芯片的驱动下，继电器线圈S端输出高电平；由此R端与S端均为高电平，继电器线圈中没有电流，整个驱动电路维持低功耗状态，继电器状态保持。

本实用新型结构简单合理，设计巧妙，采用RC电路设定延迟时间优选使用推挽式电路驱动继电器，通过输出电平信号控制继电器的状态切换、保持或线圈断电，本实用新型的电路结构简单，成本低，并且高效节能，使用寿命长。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。故凡是未脱离本实用新型技术方案的内容，依据本实用新型之形状、构造及原理所作的等效变化，均应涵盖于本实用新型的保护范围内。