技术总结
一种技术，包括：形成堆叠，所述堆叠包括用于提供一个或多个晶体管的半导体沟道的半导体层(10)，以及绝缘层(12)；以及，对所述堆叠进行图案化以便在单个工艺中形成以下两者：(i)用于将所述堆叠的一侧上的导体层级连接到所述堆叠的相对侧上的导体层级的一个或多个互连孔(16)，以及(ii)用于减少经由所述堆叠的一侧上的导体元件之间的半导体的泄漏路径的一个或多个泄漏减少沟槽(14)。
技术研发人员：E·斯皮奇利
受保护的技术使用者：弗莱克因艾伯勒有限公司
技术研发日：2017.02.09
技术公布日：2018.10.23