用于宽带隙半导体功率器件的原位掺杂的半导体栅电极的系统和方法与流程

本发明中公开的主题涉及宽带隙半导体器件，例如，碳化硅(SiC)功率器件，包括场控晶体管(例如MOSFET、DMOSFET、UMOSFET、VMOSFET、沟道MOSFET等)、绝缘栅双极晶体管(IGBT)和绝缘基极MOS控制的晶闸管(IBMCT)。

此部分旨在向读者介绍可能与本公开的各种方面相关的技术的各种方面，这些方面在下文中描述及/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的各种方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。

半导体功率器件广泛用在现代电力系统中以将电力从一种形式转换成另一形式供负载消耗。许多半导体功率器件使用各种半导体器件和部件，例如，晶闸管(thyristors)、二极管和各种类型的晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)和其它适当的晶体管)以执行其预期功能。特别是对于高频、高压和/或高电流应用，相比其它半导体器件，宽带隙半导体功率器件(wide bandgap semiconductor power devices)可提供在高温操作、降低传导和开关损耗以及使芯片尺寸更小等方面的许多优点。

一些宽带隙半导体功率器件可包括溅射或蒸发金属栅电极(gate electrode)。然而，由于金属具有在高温下迁移的倾向，所以金属栅电极可降低宽带隙半导体功率器件的温度能力和可靠性。因此，一些宽带隙半导体功率器件包括多晶硅栅电极。由于栅电极应当具有相对高的导电性(conductivity)，这些多晶硅栅电极通常在形成栅电极之后被掺杂，例如，通过用磷酰氯(POCl3)处理。然而，这种处理可将不稳定性引入到宽带隙半导体功率器件中。例如，磷酰氯处理通常导致在栅电极的表面掺杂剂原子的积累(accumulation)，包括栅电极的下表面，靠近底层的栅极介电质(gate dielectric)。另外，这种处理可导致磷掺杂剂原子的一部分扩散到栅极介电质本身中。掺杂剂扩散到栅极介电质之中及周围可不利地影响栅极到源极的偏置泄露(bias leakage)和时间相关栅极氧化物击穿(TDDB)，这对宽带隙半导体功率器件的性能和可靠性是重要的。另外，在形成栅极介电质之后对器件进行热退火(thermal annealing)可导致栅极介电质内的体陷阱部位，这可引起器件操作期间不期望的阈值电压漂移。

技术实现要素：

在一个实施例中，一种宽带隙半导体功率器件包括：宽带隙半导体衬底层；设置在所述宽带隙半导体衬底层上的外延半导体层；直接设置在所述外延半导体层的一部分上的栅极介电层；以及直接设置在所述栅极介电层上的栅电极。所述栅电极包括：直接设置在所述栅极介电层上的原位掺杂(in-situ doped)半导体层；以及直接设置在所述原位掺杂半导体层上的含金属层(metal-containing layer)。

在另一实施例中，一种制作宽带隙功率器件的栅电极的方法包括：直接在设置在所述宽带隙功率器件的外延层的表面处的栅极介电层上形成半导体层，同时使用原位掺杂在所述半导体层中设置多个掺杂剂原子。所述方法包括直接在所述半导体层上形成含金属层。所述方法还包括去除所述半导体层和所述含金属层两者的部分以由所述半导体层和所述含金属层的剩余部分形成所述栅电极。所述方法还包括随后对所述栅电极的半导体层进行退火，以激活设置在所述栅电极的半导体层中的多个掺杂剂原子。

在另一实施例中，一种制作宽带隙功率器件的半导体栅电极的方法包括：将宽带隙功率器件加热到预定温度，其中，所述宽带隙功率器件包括设置在外延半导体层的表面处的栅极介电层。所述方法还包括激活半导体给料气体(feedstock gas)流和掺杂剂给料气体流以直接在所述介电层上形成半导体栅电极。所述方法还包括对所述半导体栅电极进行退火以激活通过所述掺杂剂给料气体流之前沉积在所述半导体栅电极中的多个掺杂剂原子。

附图说明

当参考附图阅读下面的详细说明时，本发明的这些和其它特征、方面和优点将变得更好理解，在所有附图中类似的标记表示类似的部件，在附图中：

图1是根据本方法的实施例具有半导体栅电极的竖直n沟道场效应晶体管的有源单元的横截面示意图；

图2是图示根据本方法的实施例制作宽带隙功率器件的过程的流程图；

图3是图示根据本方法的实施例制作宽带隙功率器件的栅电极的过程的流程图；

图4-6是在形成半导体层之后本方法的不同实施例的栅电极的部分横截面示意图；

图7是图示使用传统的磷酰氯掺杂处理掺杂处理的半导体层的二次离子质谱(SIMS)数据的图形；

图8是图示根据本技术的实施例在原位掺杂之后半导体层的实施例的SIMS数据的图形；

图9是在形成传统掺杂的半导体层和金属硅化物层之后部分制成的宽带隙器件的表面轮廓(surface profile)；以及

图10-12是根据本方法的实施例在使用不同的退火过程形成原位掺杂的半导体层和金属硅化物层之后部分制成的宽带隙器件的表面轮廓。

具体实施方式

下文将描述一个或多个具体实施例。为了提供这些实施例的简要描述，并不在本说明书中描述实际实施方案的所有特征。应当理解，任意工程或设计项目中的任何这种实际实施方案的开发、大量的针对实施方案的决定都必须实现开发者的具体目标，例如遵守可能在各个实施方案中变化的与系统有关和与商业有关的约束。此外，应当理解的是，这种开发工作可能复杂且耗时，但是对于受益于本公开的普通技术人员来说，这仍是常规的设计、生产和制造工作。

在介绍本发明的各种实施例的元件时，冠词“一个(a/an)”和“所述”旨在意味着存在所述元件中的一个或多个。术语“包括”和“具有”旨在为包括性的并且意味着可能存在除了所列元件之外的额外元件。另外，应当理解，对本公开的“一个实施例”的提及的意图不应理解为排除也合并所陈述的特点的额外实施例的存在。如本发明中使用的术语“上面”和“下面”在用来描述装置的特征的位置时，旨在描述具体以装置的定向一个在另一个上面或下面的两个特征，且可包括或者可不包括设置在其间的中间特征。如本发明中使用的术语“直接在...上(directly over)”或“直接在...下”旨在描述在装置的具体定向上相互直接接触的两个特征。

如上面讨论的，宽带隙半导体功率器件可包括半导体(例如多晶硅)栅电极。然而，在形成之后掺杂这些半导体电极使用的典型的掺杂处理可能对这些宽带隙半导体功率器件的性能和可靠性有着有害的影响。因此，本实施例涉及宽带隙半导体功率器件以及其制造方法，其中，栅电极的半导体部分是在形成过程中原位掺杂的，接着，半导体栅电极的掺杂剂原子随后在一个或多个稍后的退火步骤中被激活。而且，原位掺杂的参数和退火步骤的条件可被调整以控制掺杂剂原子在半导体栅电极中的分布。因此，目前的实施例使得能够制造具有这样的半导体栅电极的宽带隙半导体功率器件，半导体栅电极具有降低的(例如很小或没有)掺杂剂原子的表面积累，以及降低的(例如很小或没有)扩散到底层栅极介电层中的掺杂剂原子，这提供提高的性能和可靠性。

尽管在实例SiC MOSFET器件的背景下在下面具体讨论本方法，但应当认识到，本方法可适用于其它类型的材料系统(例如，硅(Si)、锗(Ge)、氮化铝(AlN)、氮化镓(GaN)、砷化镓(GaAs)、钻石(C)或任何其它适合的宽带隙半导体)以及使用n沟道设计和p沟道设计的其它类型的器件结构(例如，UMOSFET、VMOSFET、绝缘栅双极晶体管(IGBT)、绝缘基极MOS控制的晶闸管(IBMCT)或任何其它适合的FET和/或MOS器件)。

通过前述描述，图1图示竖直n沟道场效应晶体管后面称作MOSFET器件10的有源单元的实施例。可以认识到，为了更清楚地图示MOSFET器件10的某些部件，某些通常理解的设计元素(例如，顶部金属化、钝化、边缘终止(edge termination)等)被省略。图1图示的MOSFET器件10包括设置在宽带隙半导体衬底层14的一面上的漏电极12，所述衬底层14具有第一导电类型(例如，n型)。具有第一导电类型的外延半导体层16(例如，n型外延SiC层)直接设置在衬底层14上。例如，在某些实施例中，外延半导体层16可以是SiC外延层，其具有设置在N+4H-SiC衬底层14之上的近似6x10 ¹⁵cm^-3的n型外延掺杂浓度。

外延半导体层16包括具有第一导电类型的漂移区17(例如n型漂移区17)以及具有第二导电类型的注入阱区(implanted well region)18(例如，p阱18)，注入阱区18与漂移区16相邻并邻近外延半导体层16的表面22设置。外延半导体层16还包括具有第一导电类型的注入源极区20(例如n型源极区20)，注入源极区20与阱区18相邻并邻近外延半导体层16的表面22。

对于图1的实施例，栅极介电层24(也称作栅极绝缘层24)直接设置在外延半导体层16的表面22的一部分上，栅电极26直接设置在栅极介电层24上。栅极介电层24通常可包括二氧化硅(Si02)、氮化硅或其组合。其它适当的材料可包括氧化钽(Ta205)、氧化铝(A1203)、氧化锆(Zr02)、二氧化铪(Hf02)或其它玻璃形成材料。在一些实施例中，栅极介电层的厚度范围可在近似20纳米(nm)和近似200nm之间。在某些情况下，栅电极26的厚度可以例如在大约0.1微米(μm)到大约1μm(例如近似0.5μm)的范围内。

另外，图示的栅电极26包括直接设置在栅极介电层24上的半导体层28(例如，多晶硅层28)。栅电极26还包括直接设置在栅电极26的半导体层28上的含金属层30，其也称作带层(strap layer)30。如下面更详细地讨论的，在某些实施例中，含金属层30可包括或由金属硅化物(例如，二硅化钽)组成。在某些实施例中，半导体层28可占据栅电极28的厚度的超过一半(例如60％，在近似0.2μm和近似0.6μm之间，近似0.3μm)。在其它实施例中，栅电极26可不包括含金属层30，且栅电极26可完全由半导体层28组成，并不否定本方法的效果。

如图1图示，金属(例如铝)源电极32可设置在宽带隙半导体功率器件10的表面上。栅电极26通过另一介电层34与此金属源电极32隔离，另一介电层34也称作中间介电层34，其共形地设置在栅电极26的顶表面和侧面上。而且，如图1图示，在某些实施例中，欧姆接触层36可设置在外延半导体层16的表面22处，直接在阱区18和源极区20的一部分上，且直接在源电极32下方。这些欧姆接触层36通常降低源电极32和外延半导体层16的注入区之间的接触电阻。作为特定实例，在某些实施例中，欧姆接触层36可以是金属硅化物层(例如，硅化镍层)。

图2图示根据本技术制作宽带隙功率器件的过程50的实例。可以认识到，在其它实施例中，图示的过程50的步骤可以其它顺序执行，附加步骤可被执行，图示的步骤可被跳过或另外去掉。图示的过程以使用例如化学汽相沉积(CVD)在衬底层14上(例如直接在其上)形成(块52)外延层16开始。在形成外延层16之后，许多器件特征(例如，阱区18、源极区20等)被注入(块54)到外延层16的表面22中。随后，通常通过氧化整个外延层16的表面22的薄部分，可在外延层16的表面22处形成(块56)栅极介电层24。

在块56中形成栅极介电层24之后，可接着制作栅电极26。如图2图示，此步骤可通过首先直接在外延层16的表面22处设置的栅极介电层24上形成(块58)半导体层28进行。更具体讲，可使用CVD或低压化学汽相淀积(LPCVD)形成半导体层28并在沉积过程中原位掺杂，如下面参照图3更详细地讨论的。

可以认识到，在形成原位半导体层28之后的一些点处，半导体层28应当被退火至少一次以激活存在的掺杂剂原子。如在块60中图示的，在某些实施例中，可在块58中沉积半导体层28之后，可选地对半导体层28进行退火。在其它实施例中，半导体层28可另外或替代性地在稍后时间进行退火(例如，在形成金属硅化物带之后，或者在欧姆接触退火步骤中)，这在下面讨论。在某些实施例中，块60的退火可以是延长退火(例如，850o C，进行30分钟)、快速热处理(RTP)退火或脉冲激光退火。例如，RTP退火可包括相对较高的温度(例如大于850℃，在近似900℃和近似1200℃之间，在950℃)持续较短持续时间(例如，在几秒和近似5分钟之间，持续近似3分钟)。脉冲激光退火通常在较短的持续时间(例如，小于1秒)内提供对器件的极快速的加热。例如，以例如近似308纳米(nm)的波长操作的脉冲激光系统可在非常短的持续脉冲(例如近似200纳秒(ns))中提供足够的热能，以在不明显地影响由于扩散造成的这些掺杂剂原子的位置下激活掺杂剂原子。

图2中图示的过程50继续，直接在半导体层上形成(块62)含金属层30。例如，可通过首先将金属(例如钽)沉积到多晶硅半导体层28的表面上，形成含金属层30。含金属层30在本发明中也可称作带30，其可包括从以下组成的组中选择的金属：钽、镍、钼、钴、钛、钨、铌、铪、锆、钒、铝、铬和铂。在一些实施例中，含金属层30包括金属硅化物，例如硅化钽(tantalum silicide)。通常，含金属层30的目的是允许将器件的操作速度提高到超过半导体层28单独可提供的速度。含金属层30降低沿其宽度的复合栅极电阻，允许栅极更快地对其电容充电和放电。如上面提到的，在其它实施例中，可不使用含金属层30，可一起跳过块62。另外，如上面提到的，在某些实施例中，在形成含金属层30之后，半导体层28和含金属层30可另外或替代性地接受延长退火(例如，850℃，进行30分钟)、快速热处理(RTP)退火或脉冲激光退火，如在块64中列出的。

由于在块58中形成的半导体层28和在块62中形成的含金属层30通常在部分形成的宽带隙半导体功率器件的整个表面上形成，所以这些层的部分随后被去除，以便形成并成形宽带隙器件10的栅电极26。例如，部分形成的器件的表面基本上被半导体层28和含金属层30覆盖，部分形成的器件的表面可被光刻图案化，并被蚀刻以限定栅电极26的尺寸。在某些实施例中，如在块66图示的，蚀刻可以高度选择底层栅极介电层24，因此，能够在不基本上去除栅极介电层24的情况下去除含金属层30和半导体层28两者。随后，取决于栅极介电层24可能已经被之前的制造步骤损害的程度，在某些实施例中，部分形成的器件可以可选地被重新氧化以改良(reform)栅极介电层24，如在块68中指示的。例如，在某些实施例中，在包括氧(以及可能还有氢)的氛围下，可将表面加热到在近似700℃和近似950℃之间并进行近似1秒和近似30分钟之间的时间。作为特定的实例，在某些实施例中，氧化技术可包括在共同待决的名称为“碳化硅半导体器件及其制造方法(SILICON CARBIDE SEMICONDUCTOR DEVICES,AND METHODS FOR MANUFACTURING THEREOF)”申请号为14/182,765的美国专利申请中描述的一个或多个氧化技术，出于所有目的，其全部内容通过引用被并入本发明中。

如图2图示的，接着可在部分形成的器件10的表面上形成(块70)另一介电层34，其通常称作中间介电层34。如图1中图示的，例如，可通过CVD将介电层34沉积到足够的厚度，以将栅电极26与稍后沉积在器件10的表面上的源电极32电隔离。因此，介电层34直接沉积在(并通常与之相符合)栅电极26上。接着去除中间介电层34和栅极介电层24两者，所述去除例如光刻图案化和蚀刻掉(块72)以暴露外延层16的源极区20的部分和阱区18的部分。

随后，在某些实施例中，可在阱区18和源极区20的暴露部分上沉积(块74)接触金属(例如镍)，以减小源电极32和外延半导体层16之间的界面处的接触电阻。在沉积此接触金属之后，可对部分形成的器件10进行退火(块76)以在这些界面处产生欧姆接触。例如，在某些实施例中，如图1图示的，此欧姆接触退火可使得沉积的接触金属的至少一部分与外延半导体层16的表面22反应，从而直接在源极区20的部分和阱区18的部分上形成金属硅化物层36(例如，硅化镍层36)。具体讲，块76的退火可以是RTP退火(例如，950℃，进行3分钟)或脉冲激光退火。如上面提到的，在某些实施例中，块76的退火可以是器件10接受的唯一退火步骤，其能够激活栅电极26的半导体层28中的掺杂剂原子。可以认识到，可执行本领域技术人员理解的为完成宽带隙功率器件10的构造的其它步骤(例如，沉积源电极32，沉积漏电极12，一个或多个封装步骤)。

图3图示使用如大致在图2的块58描述的CVD或LPCVD和原位掺杂，直接在栅极介电层24上形成栅电极26的半导体层28的过程80的实施例。过程80以将部分形成的宽带隙半导体功率器件10加热(块82)到预定温度开始。例如，部分形成的宽带隙半导体功率器件10包括如图2的块56中描述的横跨外延半导体层16的表面22设置的栅极介电层24。在准备沉积栅电极26的半导体层28时，此部分形成的器件10可被加热到在近似500℃和近似600℃之间，例如560℃。

继续图3图示的过程80，接着可激活(块84)一个或多个半导体给料气体流。例如，在某些实施例中，半导体给料气体流可包括硅烷(SiH4)或基本上由硅烷组成。另外，同时或者在稍后时间，可激活(块86)掺杂剂给料气体流。例如，在某些实施例中，掺杂剂给料气体流可包括磷化氢(PH3)(例如氩中1％的PH3)或基本上由磷化氢组成。掺杂剂给料气体加上半导体给料气体的数量可在栅电极26的半导体层28的形成过程中变化。可以认识到，基于沉积条件，半导体层28将以特定的沉积率形成(例如，每分钟近似20埃)，因此，半导体给料气体流和掺杂剂给料气体流可在适当的时间(例如100-200分钟)被去激活(deactivated)，以提供期望厚度的半导体层28。

在某些实施例中，半导体给料气体可在掺杂剂给料气体之前被激活，使得最靠近栅极介电层24的半导体层28的较早形成的部分的掺杂剂浓度低于在栅电极26的半导体层28的稍后形成的部分的掺杂剂浓度。例如，图4图示在根据此策略沉积之后直接沉积在栅极介电层24上的栅电极26的实施例。如图4中图示的，半导体层28的下面部分90在掺杂剂给料气体流被激活之前形成，因此，此部分并不包括大量的掺杂剂原子。半导体层28的上面部分92在掺杂剂给料气体流被激活之后形成，因此，此部分包括大量的掺杂剂原子。因此，如图4中图示的，避免了在最靠近栅极介电层24的半导体层28的下面部分90中掺杂剂原子的积累。

在某些实施例中，掺杂剂给料气体流可与半导体给料气体流同时被激活，掺杂剂给料气体流可在接近沉积的开始时相对较低，在接近沉积的结束时相对较高。例如，图5说明在根据此策略沉积之后直接设置在栅极介电层24上的半导体层28的实施例。如图5中图示的，半导体层28的下面部分100在掺杂剂给料气体流相对低时形成，因此包括相对低的掺杂浓度。半导体层28的中间部分102在掺杂剂给料气体流增大时形成，因此，此部分包括相对较高的掺杂浓度。半导体层28的上面部分104在掺杂剂给料气体流再次增大之后形成，因此，此部分包括半导体层28的最高的相对掺杂浓度。因此，如图5中图示的，此方法还避免在最靠近栅极介电层24的半导体层28的下面部分100中掺杂剂原子的积累。

在某些实施例中，掺杂剂给料气体流可与半导体给料气体流同时被激活，掺杂剂给料气体流可在沉积中逐步增大。例如，图6图示在根据此策略沉积之后直接设置在栅极介电层24上的半导体层28的实施例。如图6中图示的，在沉积的过程中，半导体层28在掺杂剂给料气体流从相对低的流逐步变化成相对高的流时形成。因此，如图6图示的，此方法还避免在设置在最靠近栅极介电层24的半导体层28的部分中掺杂剂原子的积累。

为了更好地图示在由本技术提供的栅电极26内掺杂剂定位的改进，图7为图形120，图形120图示对于直接设置在栅极介电层24上且使用传统的磷酰氯掺杂处理(例如在磷酰氯的氛围下，900o C，进行10分钟)掺杂的近似的多晶半导体层28的二次离子质谱(SIMS)数据。在图7的图形120中，x轴代表进入多晶硅半导体层28中的深度，单位为埃，左y轴代表磷浓度，单位为每立方厘米的原子数，右y轴代表氧浓度，单位为任意单位。如由图形120的曲线122指示的，磷的浓度在近似时突然增大，在该处栅极介电层24开始，如由曲线124代表的氧信号的突然增大指示的。因此，图形120展示对于使用传统的磷酰氯掺杂处理形成的栅电极，在最靠近栅极介电层24的半导体层28的底部表面处掺杂剂原子的积累。

作为对比，图8为图形140，图形140图示对于在直接设置在栅极介电层24上且根据本技术原位掺杂之后的近似的多晶硅半导体层28的实施例的SIMS数据。如由图形140的曲线142指示的，磷浓度随深度的增大逐步降低，直到栅极介电层24达到近似附近，如由曲线144代表的氧信号的突然增大指示的。因此，图8的图形140指示在最靠近栅极介电层24的多晶硅半导体层28的底部表面处掺杂剂原子的浓度或积累的降低。可以认识到，退火(例如，在图2的块60、64和/或76中描述的)还可以促进在最靠近栅极介电层24的半导体层28的底部表面处掺杂剂原子的积累。然而，目前认为一个或多个退火步骤的条件可被调节和控制以保持在最靠近栅极介电层24的半导体层28的底部表面处掺杂剂原子的浓度或积累的至少一部分降低，如由图8的图形140图示的。

另外，栅电极26的半导体层28的原位掺杂提供其它优点。例如，如表1中图示，器件D1接受传统的磷酰氯处理，展示出在近似30欧姆每平方厘米(ohms/cm²)和近似50ohms/cm²之间的薄层电阻(sheet resistance)。通过比较，如由器件D2图示的，原位掺杂的半导体层的薄层电阻大致小于30ohms/cm²。可以认识到，此降低的薄层电阻可相比其它器件对本方法的宽带隙功率器件的实施例提供性能改进。

表1.接受传统的磷酰氯处理(即在磷酰氯的氛围中，900o C，进行10分钟)(D1)的宽带隙半导体器件与根据本方法的具有原位掺杂(D2,D3,D4)的栅电极的宽带隙半导体器件的实施例的比较。

表1还指示退火步骤(例如在图2的块60、64和76中讨论的)还可实现相对于传统掺杂的器件D1特别意想不到的性能优点。例如，本方法的器件D4在形成栅电极26的TaSi2含金属层30之后只接受RTP退火，展示了相比传统掺杂的器件D1基本上(例如在近似15％和近似30％之间)更低的薄层电阻。例如，在某些实施例中，本方法可以使得能够制造其栅电极(具有或不具有含金属层30)具有的薄片电阻小于近似4.2ohms/cm²(例如小于4.2ohms/cm²，在近似3.6ohms/cm²和近似3.8ohms/cm²之间)的宽带隙半导体功率器件。可以认识到，此降低的薄层电阻可相比其它器件，对本方法的宽带隙功率器件的实施例提供性能改进。

表1还指示在沉积TaSi2含金属层30之后，退火步骤(例如，在图2的块60、64和76中讨论的)还可在表面的粗糙度方面发挥意想不到的作用。例如，图9为图形150，图形150图示在用POC13和金属硅化物沉积处理之后，沿器件D1的相对平滑的表面的低表面粗糙度。对于本方法的实施例，原位掺杂和/或退火可引入附加的表面粗燥度。例如，本方法的实施例D2和D3接受延长退火处理，两者呈现出附加的表面粗糙度，如分别在图10和图11的图形160和170图示的。然而，令人惊讶的是，本方法的实施例D4只接受RTP退火，其提供非常低的表面粗糙度，如由图12的图形180图示的。认为这种低的表面粗糙度还提高本方法的宽带隙半导体功率器件的性能和可靠性。例如，当设置在粗燥的导电表面上时，由于某些区域的变薄，介电钝化完整性可能受到损坏，从而在导电层26和32之间形成潜在的泄露路径。另外，图10和图11中可见的粗燥度可能出现在栅电极26的顶部和底部界面，这还可损坏底层栅极介电层24的完整性。最后，在不去除底层的栅极介电层24的过多部分的情况下难以选择性蚀刻粗燥的栅电极26，从而减弱和损坏此栅极介电层24的电气可靠性。因此，有利的是本实施例使得能够制作如由图12的图形180展示的非常平滑的栅电极26。

本技术的技术效果包括用于制作具有原位掺杂的栅电极的宽带隙半导体功率器件的系统和方法。在栅电极的半导体层的公开的形成过程中，掺杂剂给料气体流可被控制以将掺杂剂原子策略性地定位在半导体层中。根据本技术，通过降低或消除在栅极介电层处或靠近栅极介电层的掺杂剂处的积累，可制作具有改进的性能和可靠性的宽带隙半导体功率器件。

此书面说明书使用实例来公开本发明，包括最佳模式，且还使得所属领域的技术人员能够实施本发明，包括制造和使用任何装置或系统且执行任何所并入的方法。本发明的可获专利的范围由权利要求书限定，且可包括所属领域的技术人员所想到的其它实例。如果此类其它示例具有并非不同于权利要求书的字面语言的结构要素，或如果它们包括与权利要求书的字面语言无实质差异的等效结构要素，那么它们既定在权利要求书的范围内。