半导体装置的制造方法以及封装装置与流程

本发明涉及一种层叠多个半导体芯片而制造半导体装置的制造方法以及半导体芯片的封装装置。

背景技术：

一直以来，要求半导体装置的进一步的高功能化、小型化。因此，已部分地提出了层叠多个半导体芯片而进行封装。例如在专利文献1中，公开有对多个半导体芯片进行层叠封装的技术。在所述专利文献1中，预先将热固性粘接剂膜层叠于半导体芯片中的凸块(bump)形成面。在进行层叠封装时，一面将多个半导体芯片依序暂时压接于基板或其他半导体芯片上，一面进行层叠，形成多段暂时压接层叠体。其次，执行正式压接步骤，即，从上侧对所述多段暂时压接层叠体进行加压且进行加热，由此，使凸块熔融，并且使热固性粘接剂膜固化。根据此种技术，能够在小面积中封装更多的半导体芯片，因此能够使功能更高、更小型。

现有技术文献

专利文献

专利文献1：日本专利特开2014-60241号公报

技术实现要素：

发明所要解决的问题

此处，当然为了使功能更高、更小型，只要增加最终获得的半导体芯片的层叠数(以下称为“目标层数”)即可。然而，在如专利文献1那样，层叠目标层数的半导体芯片之后，一并对所述目标层数的半导体芯片进行正式压接的技术的情况下，若目标层数增加，则有可能无法适当地对下层侧的半导体芯片进行封装。即，在正式压接中，通过将加热后的加热工具(heattool)按压于多段暂时压接层叠体的最上表面，对所述多段暂时压接层叠体进行加热。通过热传导而从上部向下部产生温度梯度。若层叠数增加，与加热工具相隔的距离变得过长，则有时下层侧的半导体芯片不会充分地被加热。在所述情况下，所述下层侧的半导体芯片的凸块未充分熔融，或热固性粘接剂膜未充分固化，因此，下层侧的半导体芯片不会适当地被封装。

因此，本发明的目的在于提供如下半导体装置的制造方法以及封装装置，即，在对半导体芯片进行层叠封装时，即使层叠数多，也能够适当地封装各半导体芯片。

解决问题的技术手段

本发明的封装方法是将规定的目标层叠数的半导体芯片层叠于基板上而制造半导体装置的制造方法，其特征在于包括：第一层叠步骤，一面将一个以上的半导体芯片依序暂时压接于所述基板上，一面进行层叠，由此来形成第一芯片层叠体；第一正式压接步骤，从上侧对所述第一芯片层叠体进行加热且进行加压，由此，一并对所述一个以上的半导体芯片进行正式压接；第二层叠步骤，一面将2个以上的半导体芯片依序暂时压接于经过正式压接的半导体芯片上，一面进行层叠，由此来形成第二芯片层叠体；以及第二正式压接步骤，从上侧对所述第二芯片层叠体进行加热且进行加压，由此，一并对所述2个以上的半导体芯片进行正式压接。

在优选实施方式中，在执行所述第一层叠步骤及所述第一正式压接步骤之后，反复进行所述第二层叠步骤及所述第二正式压接步骤，直至所述半导体芯片的总层叠数达到所述目标层叠数为止。

在其他优选实施方式中，在所述基板设定有多个配置区域，在所述第一层叠步骤及所述第一正式压接步骤中，对一个半导体芯片进行暂时压接及正式压接，在2个以上的全部的所述配置区域中执行所述第一正式压接步骤之后，执行所述第二层叠步骤。

其他的本发明即封装装置是将规定的目标层叠数的半导体芯片层叠于基板上而进行封装的封装装置，其特征在于包括：暂时压接机构，从上侧，以第一温度对配置于所述基板或下层的半导体芯片上的所述半导体芯片进行加热，且以第一负载进行加压，由此，进行暂时压接；正式压接机构，从上侧，以高于第一温度的第二温度对为一个以上的半导体芯片的层叠体的芯片层叠体进行加热，且以第二负载进行加压，由此，一并对构成所述芯片层叠体的一个以上的半导体芯片进行正式压接；以及控制部，对所述暂时压接机构及所述正式压接机构进行控制，所述控制部使所述暂时压接机构及所述正式压接机构执行第一层叠处理、第一正式压接处理、第二层叠处理及第二正式压接处理，所述第一层叠处理是指通过所述暂时压接机构，将一个以上的半导体芯片依序暂时压接于所述基板上，由此来形成第一芯片层叠体，所述第一正式压接处理是指通过所述正式压接机构，一并对构成所述第一芯片层叠体的所述一个以上的半导体芯片进行正式压接，所述第二层叠处理是指一面通过所述暂时压接机构，将2个以上的半导体芯片依序暂时压接于经过正式压接的半导体芯片上，一面进行层叠，由此来形成第二芯片层叠体，所述第二正式压接处理是指通过所述正式压接机构，一并对构成所述第二芯片层叠体的所述2个以上的半导体芯片进行正式压接。

其他的本发明即封装装置是将规定的目标层叠数的半导体芯片层叠于基板上而进行封装的封装装置，其特征在于包括：接合部，从上侧，以第一温度对配置于所述基板或下层的半导体芯片上的所述半导体芯片进行加热，且以第一负载进行加压，由此，进行暂时压接，并且从上侧，以高于第一温度的第二温度对为一个以上的半导体芯片的层叠体的芯片层叠体进行加热，且以第二负载进行加压，由此，一并对构成所述芯片层叠体的一个以上的半导体芯片进行正式压接；以及控制部，对所述接合部进行控制，所述控制部包括：第一层叠处理部，通过所述接合部，将一个以上的半导体芯片依序暂时压接于所述基板上，由此来形成第一芯片层叠体；第一正式压接处理部，通过所述接合部，一并对构成所述第一芯片层叠体的所述一个以上的半导体芯片进行正式压接；第二层叠处理部，一面通过所述接合部，将2个以上的半导体芯片依序暂时压接于经过正式压接的半导体芯片上，一面进行层叠，由此来形成第二芯片层叠体；以及第二正式压接处理部，通过所述接合部，一并对构成所述第二芯片层叠体的所述2个以上的半导体芯片进行正式压接。

发明的效果

根据本发明，在层叠规定的目标层叠数的半导体芯片时，将层叠步骤与正式压接步骤反复进行至少2次。因此，无需一并对目标层叠数的半导体芯片进行正式压接，也能够确实地对下层侧的半导体芯片进行加热。结果是在对半导体芯片进行层叠封装时，即使层叠数多，也能够适当地封装各半导体芯片。

附图说明

[图1]是表示本发明的实施方式即封装装置的构成的图。

[图2]是作为基板而发挥功能的半导体芯片的概略立体图。

[图3]是表示被封装的半导体芯片的构成的图。

[图4]是表示半导体装置的构成的图。

[图5]是表示层叠多个半导体芯片而进行封装的流程的图。

[图6]是表示层叠多个半导体芯片而进行封装的流程的图。

[图7]是表示层叠多个半导体芯片而进行封装的流程的图。

[图8]是表示层叠多个半导体芯片而进行封装的其他例子的流程的图。

具体实施方式

以下，参照附图来对本发明的实施方式进行说明。图1是本发明的实施方式即封装装置100的概略构成图。所述封装装置100为将半导体芯片10封装于基板30上的装置。所述封装装置100的构成尤其适合于层叠多个半导体芯片10而进行封装的情况。

封装装置100包括芯片供给部102、芯片搬送部104、接合部106及对这些部分的驱动进行控制的控制部(未图示)。芯片供给部102为从芯片供给源取出半导体芯片10，将所述半导体芯片10供给至芯片搬送部104的部位。所述芯片供给部102包括顶起部110、裸片拾取器(diepicker)114、移送头116及对封装装置的各部分进行控制的控制部130。

在芯片供给部102中，多个半导体芯片10载置于切割胶带(dicingtape)te上。此时，半导体芯片10是以凸块18朝向上侧的面朝上状态被载置。顶起部110从所述多个半导体芯片10中，仅将一个半导体芯片10以面朝上状态向上方顶起。裸片拾取器114接受由顶起部110顶起的半导体芯片10。接受了半导体芯片10的裸片拾取器114以使所述半导体芯片10的凸块18朝向下方的方式，即以使半导体芯片10成为面朝下状态的方式，当场旋转180度。若成为所述状态，则移送头116会从裸片拾取器114接受半导体芯片10。

移送头116能够沿着上下方向及水平方向移动，且能够利用其下端来吸附保持半导体芯片10。若裸片拾取器114旋转180度，半导体芯片10成为面朝下状态，则移送头116会利用其下端来吸附保持所述半导体芯片10。然后，移送头116沿着水平方向及上下方向移动，向芯片搬送部104移动。

芯片搬送部104具有以铅垂的旋转轴ra为中心而旋转的旋转台118。移送头116将半导体芯片10载置于旋转台118的规定位置。载置有半导体芯片10的旋转台118以旋转轴ra为中心而旋转，由此，将所述半导体芯片10搬送至位于芯片供给部102的相反侧的接合部106。

接合部106包括对基板30进行支持的平台120或保持半导体芯片10而将其安装于基板30的封装头122等。所述接合部106作为对半导体芯片10进行暂时压接的暂时压接机构而发挥功能，并且也作为对半导体芯片10进行正式压接的正式压接机构而发挥功能。平台120能够沿着水平方向移动，对所载置的基板30与封装头122之间的相对位置关系进行调整。而且，也可在所述平台120中内置加热器。

封装头122能够在其下端保持半导体芯片10，而且，能够围绕铅垂的旋转轴rb旋转与升降。所述封装头122将半导体芯片10压接于平台120所载置的基板30或其他半导体芯片10上。具体而言，封装头122下降，以将所保持的半导体芯片10按压至基板30等，由此，对半导体芯片10进行暂时压接或正式压接。所述封装头122中内置有温度可变的加热器，封装头122在执行暂时压接时，被加热至后述的第一温度t1，在执行正式压接时，被加热至较第一温度t1更高的第二温度t2。而且，封装头122在执行暂时压接时，将第一负载ft1附加至半导体芯片10，在执行正式压接时，将第二负载ft2附加至半导体芯片10。

在封装头122的附近设置有相机(camera)(未图示)。在基板30及半导体芯片10分别标识有作为定位基准的对准标记(alignmentmark)。相机是以映出所述对准标记的方式来拍摄基板30及半导体芯片10。控制部130基于通过所述拍摄而获得的图像数据来掌握基板30及半导体芯片10的相对位置关系，且根据需要，对封装头122的围绕轴rb的旋转角度及平台120的水平位置进行调整。

控制部130对各部分的驱动进行控制，例如包括进行各种运算的中央处理器(centralprocessingunit，cpu)、与存储各种数据或程序的存储部138。所述控制部130从存储部138读取程序，由此，作为第一层叠处理部132、第一正式压接处理部134、第二层叠处理部135及第二正式压接处理部136而发挥功能。第一层叠处理部132通过接合部106，将一个以上的半导体芯片10依序暂时压接于基板30上，由此，形成第一芯片层叠体。第一正式压接处理部134通过接合部106，一并对构成第一芯片层叠体的一个以上的半导体芯片10进行正式压接。第二层叠处理部135通过接合部106，一面将2个以上的半导体芯片10依序暂时压接于经过正式压接的半导体芯片10上，一面进行层叠，由此，形成第二芯片层叠体。第二正式压接处理部136通过接合部106，一并对构成第二芯片层叠体的2个以上的半导体芯片10进行正式压接。

再者，此处所说明的封装装置100的构成为一例，也可适当变更。例如，在本实施方式中，利用一个封装头122来进行暂时压接及正式压接所述两者，但也可设置暂时压接用的加压头、与正式压接用的加压头。而且，在本实施方式中，采用了由平台120进行水平移动的构成，但也可采用如下构成，即，代替平台120，或除了平台120之外，封装头122也进行水平移动。而且，芯片供给部102或芯片搬送部104等的构成也可适当变更。

其次，说明利用所述封装装置100的半导体芯片10的封装。在本实施方式中，使用半导体芯片作为基板30，将多个半导体芯片10层叠封装于所述半导体芯片(基板30)上。因此，本实施方式的封装工艺为将半导体芯片10层叠封装于半导体芯片的电路形成面的芯片上芯片工艺(chiponwaferprocess)。图2是本实施方式中所使用的基板30(半导体芯片)的概略概念图。如图2所示，在基板30设定有呈格子状排列的多个配置区域34。在各配置区域34层叠封装多个半导体芯片10。

其次，简单说明半导体芯片10的构成。图3是表示被封装的半导体芯片10的概略构成的图。在半导体芯片10的上下表面形成有电极端子14、16。而且，在半导体芯片10的单面，与电极端子14相连地形成有凸块18。凸块18包含导电性金属，且以规定的熔融温度tm熔融。

而且，在半导体芯片10的单面，以覆盖凸块18的方式贴附有非导电性膜(以下称为“ncf”)20。ncf20作为对半导体芯片10与基板30或其他半导体芯片10进行粘接的粘接剂而发挥功能，且包含非导电性的热固性树脂例如聚酰亚胺树脂、环氧树脂、丙烯酸树脂、苯氧基树脂、聚醚砜树脂等。所述ncf20的厚度大于凸块18的平均高度，通过所述ncf20大致完全覆盖凸块18。ncf20在常温下为固体膜，但若超过规定的软化开始温度ts，则会逐步软化而显现出流动性，若超过规定的固化开始温度tt，则会不可逆地开始固化。

此处，软化开始温度ts低于凸块18的熔融温度tm及固化开始温度tt。暂时压接用的第一温度t1高于所述软化开始温度ts，且低于熔融温度tm及固化开始温度tt。而且，正式压接用的第二温度t2高于熔融温度tm及固化开始温度tt。即，ts＜t1＜(tm、tt)＜t2。

当将半导体芯片10暂时压接于基板30或下侧的半导体芯片10(以下称为“被压接体”)时，在将封装头122加热至第一温度t1之后，对半导体芯片10加压。此时，半导体芯片10的ncf20通过来自封装头122的导热而被加热至第一温度t1附近，软化且具有流动性。于是，由此，ncf20流入至半导体芯片10与被压接体之间的间隙，从而能够确实地填埋所述间隙。

当将半导体芯片10正式压接于被压接体时，在将封装头122加热至第二温度t2之后，对半导体芯片10加压。此时，半导体芯片10的凸块18及ncf20通过来自封装头122的导热而被加热至第二温度t2附近。由此，凸块18熔融，能够熔接于相对向的被压接体。而且，通过所述加热，ncf20在填埋半导体芯片10与被压接体之间的间隙的状态下固化，因此，半导体芯片10与被压接体牢固地被固定。

其次，说明对半导体芯片10进行层叠封装而制造的半导体装置。图4是表示将多个半导体芯片10层叠封装于基板30而成的半导体装置的构成的图。将目标层叠数的半导体芯片10分别层叠封装于多个配置区域34而构成半导体装置。在本实施方式中，将目标层叠数设为“8”，将8个半导体芯片10层叠封装于一个配置区域34。以下，将层叠封装有8个半导体芯片10的层叠体称为“完成层叠体st0”。

在本实施方式中，将完成层叠体st0分为多个芯片层叠体，具体而言，分为第一芯片层叠体st1与第二芯片层叠体st2而进行处理。第一芯片层叠体st1为包含层叠于基板30上的4个半导体芯片10的层叠体。而且，第二芯片层叠体st2为包含层叠于第一芯片层叠体st1上的4个半导体芯片10的层叠体。在本实施方式中，在为了形成第一芯片层叠体st1而执行第一层叠步骤及第一正式压接步骤之后，执行用以形成第二芯片层叠体st2的第二层叠步骤及第二层叠步骤。如此，将一个完成层叠体st0分割为2个以上的芯片层叠体st1、st2进行处理的目的在于良好地对全部的半导体芯片10进行封装，所述情况将后述。

其次，参照图5～图7来对半导体芯片10的封装流程进行说明。图5～图7是表示半导体芯片10的封装流程的概念图。在图5～图7中，图示有三个配置区域34，但为了便于说明，将这些配置区域34从左侧依序称为区域a、区域b、区域c。而且，以下所说明的封装流程可在常压下进行，也可为了防止气泡的夹杂等而在真空中实施。

在本实施方式中，如上所述，首先在封装第一芯片层叠体st1之后，进而将第二芯片层叠体st2封装于所述第一芯片层叠体st1上，最终形成8层的完成层叠体st0。通过执行层叠步骤与正式压接步骤来封装各芯片层叠体st1、st2，所述层叠步骤是指一面依序对4个半导体芯片10进行暂时压接，一面进行层叠，形成暂时压接状态的芯片层叠体st1、st2，所述正式压接步骤是指从所述芯片层叠体st1、st2的上方，以第二温度t2进行加热加压，由此，一并对4个半导体芯片10进行正式压接。

若具体地进行说明，则首先，最初如图5(a)所示，使用封装头122将半导体芯片10配置于基板30上的区域a。此时，以使半导体芯片10的凸块18与基板30上的电极端子32相向的方式，相对于半导体芯片10对基板30进行定位。而且，此时，封装头122已被加热至暂时压接用的温度即第一温度t1。其次，如图5(b)所示，利用封装头122，以规定的第一负载ft1对半导体芯片10加压，将半导体芯片10暂时压接于基板30。此时，通过来自封装头122的导热，ncf20被加热至软化开始温度ts以上而显现出适度的流动性。由此，ncf20无间隙地填埋半导体芯片10与基板30之间的间隙。再者，第一负载ft1只要为使凸块18能够推开已软化的ncf20而与基板30的电极端子32接触，且凸块18为不会大幅度变形的程度的大小，则并无特别限定。

对第一层的半导体芯片10完成了暂时压接之后，接着，进而将第二层的半导体芯片10暂时压接于所述经过暂时压接的第一层的半导体芯片10上。当对第二层的半导体芯片10进行暂时压接时，与第一层的情况同样地，使用封装头122，以使第二层的半导体芯片10的凸块18与第一层的半导体芯片10的电极端子16相向的方式，将第二层的半导体芯片10配置于第一层的半导体芯片10上。接着，在所述状态下，以第一温度t1对第二层的半导体芯片10进行加热，且以第一负载ft1进行加压，将所述第二层的半导体芯片10暂时压接于第一层的半导体芯片10。

以后，同样地，逐步将第三层的半导体芯片10暂时压接于第二层的半导体芯片10上，将第四层的半导体芯片10暂时压接于第三层的半导体芯片10上。图5(c)表示在区域a中，一面对4层的半导体芯片10进行暂时压接，一面进行层叠的情况。层叠所述4个半导体芯片10的步骤为第一层叠步骤，所形成的层叠体成为暂时压接状态的第一芯片层叠体st1。

在区域a中形成了暂时压接状态的第一芯片层叠体st1之后，依照同样的流程，也在区域b、区域c等其他配置区域34中形成暂时压接状态的第一芯片层叠体st1。图6(a)表示在全部的配置区域34中，一面对4个半导体芯片10进行暂时压接，一面进行层叠，形成暂时压接状态的第一芯片层叠体st1的情况。

在全部的配置区域34中形成了暂时压接状态的第一芯片层叠体st1之后，接着，执行对第一芯片层叠体st1进行正式压接的第一正式压接步骤。具体而言，首先，将封装头122加热至正式压接用的温度即第二温度t2。接着，如图6(b)所示，使用已加热至第二温度t2的封装头122，以第二负载ft2对暂时压接状态的第一芯片层叠体st1加压，一并对四个半导体芯片10进行正式压接。再者，第二负载ft2只要适当确保对于凸块18的推压量，则并无特别限定。

因受到已加热至第二温度t2的封装头122按压，构成第一芯片层叠体st1的四个半导体芯片10也被加热。然而，加热温度会随着远离封装头122而逐步下降。具体而言，最上层(第四层)的半导体芯片10会被加热至与第二温度t2大致相同的温度，但最下层(第一层)的半导体芯片10是以从第二温度t2仅下降了δt的下层温度ta＝t2－δt被加热。以使所述下层温度ta大于熔融温度tm及固化开始温度tt的方式来设定第二温度t2。即，在正式压接时，构成第一芯片层叠体st1的4个半导体芯片10均被加热至较熔融温度tm及固化开始温度tt更高的温度。

因各半导体芯片10超过固化开始温度tt地被加热，半导体芯片10的ncf20逐步固化。接着，因ncf20固化，半导体芯片10与被压接体(基板30或下侧的半导体芯片10)机械性牢固地被固定。而且，因超过熔融温度tm地被加热，凸块18熔融，且能够密着于相对向的电极端子32、16。于是，由此，四个半导体芯片10及基板30成为彼此电性接合的封装状态。接着，一并对构成所述第一芯片层叠体st1的四个半导体芯片10进行正式压接的步骤成为第一正式压接步骤。

对一个第一芯片层叠体st1完成了正式压接之后，接着，也对其他第一芯片层叠体st1进行正式压接。即，在区域b、区域c等2个以上的全部的配置区域34中执行第一正式压接步骤。图6(c)表示在全部的配置区域34中执行第一正式压接步骤的情况。

在全部的配置区域34中执行了第一正式压接步骤之后，接着，执行在第一芯片层叠体st1上形成暂时压接状态的第二芯片层叠体st2的第二层叠步骤。具体而言，使封装头122的温度下降至暂时压接用的温度即第一温度t1。然后，如图7(a)、图7(b)所示，重新一面将四个半导体芯片10依序暂时压接于经过正式压接的第一芯片层叠体st1上，一面进行层叠。由此，所形成的层叠体为第二芯片层叠体st2，形成所述第二芯片层叠体st2的步骤为第二层叠步骤。也在2个以上的全部的配置区域34中执行第二层叠步骤。在全部的配置区域34中形成了暂时压接状态的第二芯片层叠体st2之后，最后执行第二正式压接步骤，对全部的第二芯片层叠体st2进行正式压接。接着，对全部的第二芯片层叠体st2进行了正式压接之后，封装步骤完成。

如以上的说明所述，在本实施方式中，将一个完成层叠体st0分割为多个(在本例中为两个)芯片层叠体st1、st2，对各芯片层叠体st1、st2执行层叠步骤与正式压接步骤。与现有技术相比较，对设为所述处理流程的理由进行说明。

一直以来，层叠多个半导体芯片10而进行封装的技术已为人所知。然而，现有的封装技术是在层叠全部的目标层叠数的半导体芯片10之后，执行正式压接。即，在图4的例子中，在一面对8个半导体芯片10进行暂时压接，一面进行层叠之后，以第二温度t2，从第八层的半导体芯片10的上侧进行加热且进行加压。在设为所述流程的情况下，封装头122的加热温度的切换(第一温度t1-第二温度t2之间的切换)仅为一次，因此，能够减少封装头122的升降温所需的时间，从而能够缩短封装处理整体的时间。然而，在此种现有技术的情况下，无法适当地对下层的半导体芯片10进行加热，ncf20的固化或凸块18的熔融有可能不充分。

即，在现有技术中，在对8个半导体芯片10进行层叠封装的情况下，将已加热的封装头122按压于最上层(第八层)的半导体芯片10，一并对8个半导体芯片10进行正式压接。然而，在所述情况下，若层叠数多，则从封装头122至下层的半导体芯片10为止的距离h变长。若从作为热源的封装头122算起的距离h变长，则加热温度也会相应地下降。结果是下层的半导体芯片10无法充分地被加热，ncf20的固化或凸块18的熔融有可能不充分。

此处，当然只要使封装头122的温度升高，则可确保下层的半导体芯片10的温度为高温。然而，考虑到所述的上层芯片、下层芯片之间的温度梯度，温度需要高于第一温度。由此，由于上层芯片的凸块18熔融，随之产生合金反应，进而导致ncf20固化、劣化，故而会显著影响可靠性。因此，无法过度地将封装头122加热至高温。

因此，在本实施方式中，如上所述，将包含目标层叠数的半导体芯片的完成层叠体st0分割为多个芯片层叠体st1、st2，对各芯片层叠体st1、st2进行层叠步骤与正式压接步骤。通过设为所述处理流程，在进行正式压接时，能够缩短从封装头122至下层的半导体芯片10为止的距离。因此，即使不过度地提高正式压接用的温度即第二温度t2，也能够适当地加热至芯片层叠体st1、st2的下层。结果是在对半导体芯片10进行层叠封装时，即使层叠数多，也能够适当地封装各半导体芯片10。

其次，参照图8来对其他实施方式进行说明。图8是表示其他封装流程的概念图。所述实施方式与第一实施方式的不同点在于：第一芯片层叠体st1包含一个半导体芯片10。而且，在本实施方式中，在形成一个第一芯片层叠体st1之后，形成下一个第一芯片层叠体st1。若具体地进行说明，则在本实施方式中，首先，利用已加热至第一温度t1的封装头122，将一个半导体芯片10配置于一个配置区域34(区域a)。接着，在所述状态下，附加第一负载ft1，对半导体芯片10进行暂时压接。然后，在将封装头122升温至第二温度之后，以第二负载ft2对半导体芯片10加压。即，连续执行第一层叠步骤与第一正式压接步骤。在所述步骤中，经过正式压接的一个半导体芯片10成为第一芯片层叠体st1。在区域a中形成了第一芯片层叠体st1之后，接着，也在剩余的配置区域34即区域b、区域c中依序形成第一芯片层叠体st1。图8(a)表示在全部的配置区域34中形成第一芯片层叠体st1的情况。

成为所述状态之后，接着形成第二芯片层叠体st2。所述第二芯片层叠体st2的形成流程与第一实施方式相同。即，一面利用已加热至第一温度t1的封装头122，将多个(在图示例中为3个)半导体芯片10依序暂时压接于第一芯片层叠体st1上，一面进行层叠，形成暂时压接状态的第二芯片层叠体st2。形成了一个第二芯片层叠体st2之后，也在其他配置区域34中，同样形成第二芯片层叠体st2。即，在2个以上的全部的配置区域34中执行第二层叠步骤。图8(b)是表示形成有暂时压接状态的第二芯片层叠体st2的情况的图。接着，在已将封装头122加热至正式压接用的第二温度t2的状态下，对第二芯片层叠体st2加压，且逐步一并对4个半导体芯片10进行正式压接。图8(c)是表示第二正式压接步骤的情况的图。在一个配置区域34中完成了第二正式压接步骤之后，也在剩余的配置区域34中，同样实施第二正式压接步骤。以后，反复进行第二层叠步骤与第二正式压接步骤，直至半导体芯片10的总层叠数达到目标层叠数为止。例如，在目标层叠数为“8”的情况下，成为图8(c)的状态之后，接着，只要实施第二次的第二层叠步骤及第二正式压接步骤即可，所述第二次的第二层叠步骤及第二正式压接步骤是指一面进而将4层的半导体芯片10暂时压接于各第二芯片层叠体st2上，一面进行层叠，然后进行正式压接。进而，在目标层叠数为“10”的情况下，只要在所述第二次的第二层叠步骤及第二正式压接步骤之后，进而实施第三次的第二层叠步骤及第二正式压接步骤即可，所述第三次的第二层叠步骤及第二正式压接步骤是指一面对2层的半导体芯片10进行暂时压接，一面进行层叠，然后进行正式压接。

而且，如以上的说明所述，在本实施方式中，将第一芯片层叠体st1的芯片层叠数设为一个。换言之，在2个以上的全部的配置区域34中，对第一层的半导体芯片10进行正式压接之后，层叠第二层以后的半导体芯片。根据如下理由而设为所述构成。

本实施方式中的基板30为包含硅等的半导体芯片。所述半导体芯片与通常的树脂基板等相比较，热传导率高。因此，因正式压接而对区域a的芯片层叠体附加的热有时会传递至邻接的区域b的芯片层叠体。此时，如图6(b)所示，在对区域a的芯片层叠体进行正式压接时，在邻接于区域a的区域b中，第一层的半导体芯片10为暂时压接状态。在所述情况下，经由区域a的芯片层叠体及基板30而传递的热也会传递至区域b的第一层的半导体芯片10。于是存在如下情况，即，区域b的第一层的半导体芯片10的ncf20因所述传递的热而开始固化。如此，若ncf20在正式压接之前固化，则半导体芯片10在基板30的固定变得不充分。

因此，在本实施方式中，为了防止ncf20意外地固化，在对第一层的半导体芯片10完全进行正式压接之后，层叠第二层以后的半导体芯片10。在设为所述构成的情况下，如图8(c)所示，在区域a中对第二层以后的半导体芯片10进行正式压接时的热也会经由区域a的芯片层叠体、基板，传递至区域b的第一层的半导体芯片10。然而，所述区域b的第一层的半导体芯片10已经过正式压接，因此，即使导热，也不会产生问题。而且，热也经由所述区域b的第一层的半导体芯片10而传递至区域b的第二层以后的半导体芯片10。然而，对于所述区域b的第二层以后的半导体芯片10而言，由于从热源(封装头122)算起的热路径变长，故而导热量小，ncf20不易固化。进而，正式压接后的半导体芯片10介于从热源至区域b的第二层以后的半导体芯片10为止的热路径途中。所述正式压接后的半导体芯片10的ncf20已完全固化，但已固化的ncf20会作为阻碍导热的屏蔽材而发挥功能。由于所述正式压接完成后的半导体芯片10的介入，能够大幅度地减少向区域b的第二层以后的半导体芯片10传递的导热量。

即，预先在全部的配置区域34中，对第一层的半导体芯片10进行正式压接，由此，能够有效果地防止第二层以后的半导体芯片10的ncf20意外地固化。而且，根据本实施方式，即使将封装头122的温度设定得稍高，邻接区域中的ncf20也不会意外地固化。结果是能够提高封装头122的温度，因此，能够提高封装头122的温度设定的自由度。

再者，至此为止所说明的构成为一例，若每当形成一个完成层叠体st0时，将层叠步骤与正式压接步骤反复进行2次以上，则也可适当变更其他构成。例如，也可适当变更暂时压接与正式压接的执行顺序。

例如，在本实施方式中，在全部的多个配置区域34中结束了层叠步骤之后，执行正式压接步骤，但也可在各配置区域34中串行地执行层叠步骤及正式压接步骤。即，也可在区域a中连续执行第一层叠步骤、第一正式压接步骤、第二层叠步骤、第二正式压接步骤之后，在区域b中进行第一层叠步骤、第一正式压接步骤、第二层叠步骤、第二正式压接步骤。在设为所述构成的情况下，封装头122的温度的切换次数增加，但在执行正式压接的层叠体附近不存在暂时压接状态的层叠体。结果是能够防止ncf20意外地固化。

而且，在对各芯片层叠体st1、st2的最上层的半导体芯片10进行暂时压接时，也可连续进行正式压接。具体而言，在第一实施方式中，当形成第一芯片层叠体st1时，在各区域a～区域c中，一面对半导体芯片10进行暂时压接，一面进行层叠直至第三层为止。然后，在区域a中，利用已加热至第一温度t1的封装头122，对第四层的半导体芯片10加压而进行暂时压接。对第四层的半导体芯片10加压完成之后，在利用封装头122对第四层的半导体芯片10加压的状态下，使封装头122的温度上升至第二温度t2而执行正式压接。在所述情况下，若区域a的第四层的半导体芯片10的正式压接已完成，则在将封装头122降温至第一温度t1之后，对区域b的第四层的半导体芯片10进行暂时压接，然后，升温至第二温度t2而进行正式压接。在设为所述构成的情况下，封装头122的温度的切换次数增加，但能够减小封装头122的移动量。

而且，在至此为止的说明中，利用封装头122来执行暂时压接及正式压接所述两者，但也可单独设置暂时压接用的封装头、与正式压接用的封装头。在所述情况下，只要预先总是将暂时压接专用的封装头加热至第一温度t1，且总是将正式压接专用的封装头加热至第二温度t2即可。通过设为所述构成，无需对封装头的温度进行切换，因此，能够消除封装头升降温所需的时间，从而能够进一步缩短封装时间。而且，此时，正式压接用的封装头也可设为能够同时对2个以上的芯片层叠体进行加热、加压(正式压接)的尺寸。

而且，只要第一芯片层叠体的层叠数为1以上，则并无特别限定。而且，只要第二芯片层叠体的层叠数为2以上，则并无特别限定。然而，在一个芯片层叠体的层叠数过多的情况下，对最上表面赋予的正式压接的热无法充分地传递至最下层，会产生封装不良。因此，芯片层叠体的层叠数设为能够使正式压接的热适当传递至最下层的个数以下。适当导热的个数根据半导体芯片10的材质或构成而有所不同，但在使用一般的半导体芯片10的情况下，一个芯片层叠体的层叠数优选为4以下。而且，在本实施方式中，使用半导体芯片作为基板30，但基板30不限于半导体芯片，也可为其他种类的基板。

符号的说明

10：半导体芯片

14、16、32：电极端子

18：凸块

30：基板

34：配置区域

100：封装装置

102：芯片供给部

104：芯片搬送部

106：接合部

110：顶起部

114：裸片拾取器

116：移送头

118：旋转台

120：平台

122：封装头

st0：完成层叠体

st1：第一芯片层叠体

st2：第二芯片层叠体

te：切割胶带