微电子组件的制作方法

背景技术：

集成电路器件可以包括封装基板上的射频管芯和集成的天线，用于数据的传送。除了其他考虑之外，通过射频由常规基板可实现的数据传送的范围和速率受到制造和rf管芯放置约束。

附图说明

通过结合附图的以下详细描述，将容易理解实施例。为了促进该描述，相同的参考数字‎指定相同的结构元素。在附图的各图中，通过‎示例的方式并且不是通过限制的方式示出了实施例。‎

图1是根据各种实施例的示例微电子组件的侧截面视图。

图2是根据各种实施例的另一示例微电子组件的侧截面视图。

图3是根据各种实施例的另一示例微电子组件的侧截面视图。

图4a-4b是根据各种实施例的微电子组件的示例射频架构。

图5a-5g是根据各种实施例的用于制造微电子组件的示例过程中的各个阶段的侧截面视图。

图6是根据各种实施例的形成具有嵌入式双侧（double-sided）管芯的微电子组件的示例方法的过程流程图。

图7是根据本文中公开的任何实施例的可以包括在微电子组件中的晶片和管芯的顶视图。

图8是根据本文中公开的任何实施例的可以包括在微电子组件中的集成电路器件的截面侧视图。

图9是根据本文中公开的任何实施例的可以包括在微电子组件中的双侧集成电路器件的一个示例的截面侧视图。

图10是根据本文中公开的任何实施例的可以包括微电子组件的集成电路器件组件的截面侧视图。

图11是根据本文中公开的任何实施例的可以包括微电子器件（microelectronic）的示例电设备的框图。

具体实施方式

本文中公开了微电子组件以及相关的设备和方法。例如，在一些实施例中，微电子组件可以包括具有第一表面和相对的第二表面的封装基板；发射器/接收器逻辑（trl）管芯，其耦合到封装基板的第一表面；多个天线元件，其与封装基板的第二表面相邻；以及发射器/接收器链（trc）管芯，其中，trc管芯嵌入在封装基板中，并且其中，trc管芯经由封装基板中的导电路径电耦合到rf管芯和多个天线元件中的至少一个。在一些实施例中，微电子组件还可以包括双侧trc管芯。在一些实施例中，微电子组件还可以包括具有放大器的trc管芯。

在一些实施例中，微电子组件可以包括具有第一表面和相对的第二表面的封装基板；trl管芯，其耦合到封装基板的第一表面；多个天线元件，其与封装基板的第二表面相邻；trc管芯，其具有带有第一导电接触的第一表面和带有第二导电接触的相对的第二表面，其中，trc管芯嵌入在封装基板中，并且其中，第一导电接触电耦合到trl管芯，并且第二导电接触经由封装基板中的导电路径电耦合到多个天线元件中的至少一个。

由于除其他之外的ic封装的越来越小的大小、热约束和功率递送约束，诸如毫米波（mm-波）无线电之类的高性能无线无线电在集成电路（ic）封装上的集成是具有挑战性的。这种无线电可以用于无线坞接应用、硅后（postsilicon）验证、快速同步和下载以及未压缩的高清晰度（hd）视频的无线传输。集成天线阵列的常见架构包括在封装基板的底表面上放置单个射频（rf）管芯或组合以包含单个rf管芯的所有逻辑和发射接收链的多个管芯，将单个rf管芯连同天线阵列一起放置在封装基板的顶表面上，或将单个rf管芯嵌入在封装基板中。这些架构中的每一个都对性能提出了挑战。通过将单个rf管芯放置在封装基板的底表面上，ic封装的总面积（即，xy尺寸，其由长度乘以宽度的面积限定）可以被最小化，但是rf管芯和天线之间的距离可能被增加，这增加了路由线（routingline）的长度。在发射侧，可以通过路由线发送高功率，并且由于路由线的相对长的长度，可能损失高百分比的功率。例如，对于毫米波处的小阵列（例如，在4个天线和8个天线之间），路由线损耗的范围可以从1-2分贝（db），其对应于到天线的路由中的功率损耗的10-20%。在接收侧，在天线处接收到的弱信号被路由通过较长的路由线，这可能引起信号的进一步衰减。即使信号可能被进一步削弱，噪声水平也不削弱并保持相同。结果，可能降低了接收器灵敏度，并且可能缩短了通信范围。例如，对于上述毫米波处的小阵列，1-2db功率损耗导致信号噪声的1-2db增加和通信范围的10-25%减少。此外，单个rf管芯产生相对高的热量，这可能需要高成本的热解决方案并且可能限制管芯性能。其他常规方法，诸如将多个管芯放置在封装基板的底表面上以及将单个rf管芯放置在封装基板的顶表面上，可以增加ic封装的xy和z高度（即，厚度）尺寸。在封装基板中嵌入单个rf管芯很可能需要高成本的热解决方案并且很可能限制管芯性能。具有有减少的功率损耗、增加的通信范围和增加的灵敏度的集成天线的ic封装可能是希望的，所述ic封装在本文中也称为微电子封装。

本文中公开的实施例中的各种实施例可以通过使双侧trc管芯（即，在第一表面上具有第一互连并且在相对的第二表面上具有第二互连的trc管芯，在本文中也称为多层（multi-strata）晶体管）嵌入在包括集成天线的ic封装基板内来帮助实现信息的更好的无线发射和接收。本文中公开的微电子组件中的各种微电子组件可以展现增加的通信范围、减少的功率损耗和减少的信号噪声，而相对于常规方法最小化封装的大小。本文中公开的微电子组件对于包括无线通信的计算机、平板计算机、工业机器人以及消费电子产品（例如，可穿戴设备）中的小的和低轮廓（low-profile）应用可以是特别有利的。

在以下详细描述中，参考形成其一部分的附图，其中相同的数字始终指定相同的部分，并且在附图中通过图示的方式示出了可以实施的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，不在限制意义上理解以下详细描述。

以最有助于理解要求保护的主题的方式，各种操作继而可以被描述为多个离散的动作或操作。然而，描述的顺序不应被解释为暗示这些操作一定是顺序依赖的。特别地，这些操作可能不以所呈现的顺序来执行。所描述的操作可能以与所描述的实施例不同的顺序来执行。在附加的实施例中，可以执行各种附加的操作，和/或可以省略所描述的操作。

为了本公开的目的，短语“a和/或b”意味着（a）、（b）或（a和b）。为了本公开的目的，短语“a、b和/或c”意味着（a）、（b）、（c）、（a和b）、（a和c）、（b和c）或（a、b和c）。附图不一定是按比例的。尽管许多附图示出了具有平坦壁和直角拐角的直线（rectilinear）结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将展现圆拐角、表面粗糙度和其他特征。

描述使用短语“在一个实施例中”或“在实施例中”，其中每个可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”以及诸如此类是同义的。如本文中所使用的，“封装”和“ic封装”是同义的，“管芯”和“ic管芯”也是一样，本文中可以使用术语“顶”和“底”来解释附图的各种特征，但是这些术语仅仅是为了便于讨论，并且不暗示希望的或需要的取向。如本文中所用，除非另外指明，术语“绝缘”可以意味着“电绝缘”。

当用于描述尺寸的范围时，短语“在x和y之间”表示包括x和y的范围。为了方便起见，短语“图4”可以用于指代图4a-4b的附图的集合，短语“图5”可以用于指代图5a-5g的附图的集合，等等。虽然某些元素在本文中可以以单数引用，但是此类元素可以包括多个子元素（sub-element）。例如，“绝缘材料”可以包括一种或多种绝缘材料。如本文中所用，“导电接触”可以指代用作不同部件之间的电接口的导电材料（例如，金属）的一部分；导电接触可以凹入部件的表面中、与部件的表面齐平或从部件的表面延伸出去，并且可以采用任何合适的形式（例如，导电焊盘或插座，或导电线或通孔的部分）。

图1是根据各种实施例的微电子组件100的侧截面视图。微电子组件100可以包括具有底表面180-1和相对的顶表面180-2的封装基板102、耦合到封装基板102的底表面180-1的trl管芯129、嵌入封装基板102中的trc管芯114-1以及与封装基板的顶表面180-2相邻的多个天线元件160。特别地，微电子组件100可以包括封装基板102，其具有嵌入导电层166中的双侧trc管芯114-1。管芯114-1的顶表面可以包括导电接触124的集合，并且管芯114-1的底表面可以包括导电接触122的集合。管芯114-1的底表面170-1处的导电接触122可以经由互连150-1电耦合到封装基板内的导电路径130，并且管芯114-1的顶表面170-2上的导电接触124可以经由互连150-2电耦合到封装基板内的导电路径132。

如以下参考图4详细描述的，trl管芯129和trc管芯114-1可以具有使两个管芯能够作为单个常规rf收发器管芯运转的架构，其中每个管芯可以包括常规rf收发器管芯的一些部件。例如，trl管芯129可以包括用于转换发射和接收的信号（例如，从模拟到数字和从数字到模拟）的逻辑电路、功率分配器（powersplitter）和功率组合器，并且trc管芯114-1可以包括具有移相器的发射器/接收器链。在一些实施例中，trl管芯129可以包括调制解调器、逻辑电路、功率分配器、功率组合器和移相器，并且trc管芯114-1可以包括放大器。在一些实施例中，trl管芯129还可以包括放大器，并且trc管芯114-1还可以包括移相器。

在一些实施例中，trc管芯114-1是双侧管芯。在一些实施例中，trc管芯114-1可以具有近似等于trc管芯114-1嵌入其中的导电层166的厚度的厚度。例如，导电层166可以被图案化以包括用于嵌入trc管芯114-1的腔，并且导电层厚度（和腔深度）可以被形成为与trc管芯114-1的厚度相匹配。在一些实施例中，导电层166可以具有5微米（μm）和100μm之间的厚度。在一些实施例中，导电层166可以具有10μm和50μm之间的厚度。在一些实施例中，导电层166可以具有25μm和50μm之间的厚度。在一些实施例中，trc管芯114-1可以具有在5μm和50μm之间的厚度。在一些实施例中，trc管芯114-1是超薄管芯。

在一些实施例中，嵌入式管芯114-1可以包括导电路径以向/从管芯路由电力、接地和/或信号。在一些实施例中，管芯可以包括导电路径以在封装基板102的顶表面（未示出）和/或底表面上在管芯中的不同管芯，诸如管芯129，之间路由电力、接地和/或信号。在一些实施例中，管芯114-1可以是在管芯和包括在微电子组件中的其他管芯之间传送的信号的源和/或目的地。在一些实施例中，管芯114-1可以直接耦合到封装基板102中的电力线和/或接地线。通过允许管芯直接耦合到封装基板102中的电力线和/或接地线，这样的电力线和/或接地线不需要通过管芯布线，允许管芯被制造得更小或者包括更多有源电路或信号路径。

在一些实施例中，管芯114-1可以包括有源或无源电路（例如，除其他之外，晶体管、二极管、电阻器、电感器和电容器）。在一些实施例中，管芯114-1可以包括一个或多个器件层（devicelayer），器件层包括晶体管（例如，如下面参考图8所讨论的）。当管芯包括有源电路时，电力和/或接地信号可以通过封装基板102路由，并且通过管芯的顶表面或底表面上的导电接触路由到管芯。例如，管芯114-1可以经由导电接触122、互连150-1和导电路径130耦合到电力平面（powerplane）或电源。

本文中公开的管芯114-1和129可以包括半导体材料，诸如硅、锗，或者iii-v材料，诸如砷化镓或氮化镓。半导体材料可以包含有源器件，诸如晶体管、二极管等。管芯还可以包括绝缘材料（例如，如本领域中已知的，在多个层中形成的电介质材料或半导体材料）和通过绝缘材料形成的多个导电路径。在一些实施例中，管芯114-1、129的绝缘材料可以包括电介质材料，诸如双马来酰亚胺三嗪（bt）树脂、聚酰亚胺材料、玻璃增强环氧树脂基体材料（glassreinforcedepoxymatrixmaterial）、二氧化硅或氮化硅、或低k和超低k电介质（例如，碳掺杂的电介质、氟掺杂的电介质、多孔电介质和有机聚合物（organicpolymeric）电介质）。在一些实施例中，管芯114-1、129的绝缘材料可以是半导体材料，诸如硅、锗或iii-v材料。在一些实施例中，管芯114-1、129可以包括硅。管芯114-1、129中的导电路径可以包括导电迹线和/或导电通孔，并且可以连接管芯114-1中的导电接触中的任何导电接触以及以任何合适方式（例如，连接管芯114-1的相同表面上或不同表面上的多个导电接触）连接管芯114-1中的导电接触中的任何导电接触。下文参考图8讨论可以包括在本文中所公开的管芯114-1、129中的示例结构。管芯114-1、129中的导电路径可以由诸如粘合衬里（liner）和/或阻挡衬里之类的衬里材料来界定（border），视情况而定。

如图1中所示，封装基板102可以包括与电介质层（例如，163、165、167、169）交替的导电层（例如，162、164、166、168）。在一些实施例中，封装基板102可以包括一个或多个导电层，一个或多个导电层在本文中也称为导电迹线层，以在封装基板102的不同部件之间路由电力、接地和/或信号。导电层可以包括单层或者可以包括多层，例如，导电层可以包括晶种层（seedlayer）和图案化的迹线层。在一些实施例中，导电层可以包括导电平面。封装基板102可以包括绝缘材料（例如，例如，如本领域中已知的，形成在多个层中的电介质材料）和通过电介质材料的一个或多个导电路径（例如，包括导电迹线和/或导电通孔，如图所示）。电介质层可以包括单层或者可以包括多层。在一些实施例中，封装基板102的绝缘材料可以是电介质材料，诸如有机电介质材料、阻燃等级4材料（fr-4）、bt树脂、聚酰亚胺材料、玻璃增强环氧树脂基体材料、或低k和超低k电介质（例如，碳掺杂的电介质、氟掺杂的电介质、多孔电介质和有机聚合物电介质）。封装基板102中的导电路径可以由诸如粘合衬里和/或阻挡衬里之类的衬里材料来界定，视情况而定。

在一些实施例中，封装基板可以包括rf路由层164，用于在trl管芯129、trc管芯114-1和天线元件160之间路由rf信号。在一些实施例中，封装基板102可以包括具有接地平面的导电迹线层162和166，使得接地平面可以在rf路由层164的任一侧上。导电迹线层162和166中的接地平面可以用作屏蔽以减小来自rf路由层164的高频噪声。电介质层163、165可以将导电迹线层162、166中的接地平面与rf路由层164分离。在一些实施例中，封装基板102可以仅包括导电迹线层162或166中的单个接地平面，或者接地平面可以是rf路由层164的部分。在一些实施例中，rf路由可以是一个或多个导电迹线层162、166、168的部分。可以使用任何合适的过程来形成rf路由层164，任何合适的过程包括参考图5描述的过程，并且rf路由层164可以由任何合适的导电材料制成，任何合适的导电材料诸如是铜、银、镍、金、铝或其他金属或合金。在一些实施例中，rf路由层和导电迹线层由相同材料形成。

在一些实施例中，封装基板102中的导电路径132中的一个或多个可以在封装基板102的顶表面180-2处的天线元件160与嵌入式管芯114-1的顶表面处的导电接触124之间延伸。在一些实施例中，封装基板102中的导电路径130中的一个或多个可以在嵌入式管芯114-1的底部处的导电接触122与封装基板102的底表面处的导电接触140之间延伸。在一些实施例中，封装基板102中的导电路径132中的一个或多个可以在嵌入式管芯114-1的顶部处的导电接触124与封装基板102的顶表面处的天线元件160之间延伸。在一些实施例中，封装基板中的导电路径中的一个或多个可以在封装基板的顶表面处的不同天线元件160和trl管芯129的表面上的导电接触之间经由嵌入式管芯114-1延伸。在一些实施例中，封装基板102中的导电路径中的一个或多个可以在封装基板102的底表面处的不同导电接触140之间延伸，并且可以经由嵌入式管芯114-1在不同导电接触140之间延伸。

虽然图1示出了102的封装和/或管芯114-1中的导电路径的具体数量和布置，但是这些仅仅是说明性的，并且可以使用任何合适的数量和布置。本文中所公开的导电路径（例如，导电迹线和/或导电通孔）可以由任何适当的导电材料形成，任何适当的导电材料例如诸如是铜、银、镍、金、铝或其他金属或合金。导电路径可以具有任何合适的尺寸。例如，在一些实施例中，将trl管芯电耦合到trc管芯的导电路径134可以具有在1μm和100μm之间的厚度。在一些实施例中，将trl管芯电耦合到trc管芯的导电路径134可以具有在10μm和40μm之间的厚度。在一些实施例中，导电路径130、132、134具有相同的厚度。在一些实施例中，导电路径130、132、134具有不同的厚度。

在一些实施例中，封装基板102可以是较低密度介质，并且管芯114-1可以是较高密度介质。如本文中所用，术语“较低密度”和“较高密度”是相对术语，其指示较低密度介质中的导电路径（例如，包括导电线和导电通孔）比较高密度介质中的导电路径更大和/或具有更大的间距（pitch）。例如，在一些实施例中，较高密度介质（例如，管芯114-1）可以具有大约10微米的线或空间间距，而较低密度介质（例如，封装基板102）可以具有大约40-50微米的线或空间间距。在一些实施例中，较高密度介质可以具有小于20微米的线或空间间距，而较低密度介质可以具有大于40微米的线或空间间距。在一些实施例中，较高密度介质可以具有小于100微米的线或空间间距，而较低密度介质可以具有大于100微米（例如，大于200微米）的线或空间间距。在一些实施例中，可以使用具有先进光刻（具有由先进激光或光刻过程形成的小竖直互连特征）的半加成（semi-additive）累积（build-up）过程或修改的半加成过程来制造较高密度介质，而较低密度介质可以是使用标准印刷电路板过程（例如，使用蚀刻化学来移除不需要的铜的区域的标准减成过程（subtractiveprocess），并且具有由标准激光过程形成的粗糙竖直互连特征）制造的印刷电路板（pcb）。

图1将与封装基板102的顶表面180-2相邻的多个天线元件160描绘为四个天线元件，它们被布置在第一层160a和第二层160b中并且以竖直对160-1、160-2、160-3和160-4被布置。在一些实施例中，多个天线元件160可以以阵列布置。在一些实施例中，多个天线元件160可以包括单层天线（未示出）的部件。在一些实施例中，多个天线元件160可以包括多层天线的部件。多层天线相对于单层天线可以具有更宽的频率带宽。多层天线可以在封装基板的一层、两层或更多层上实现。例如，如图1中所示的多层天线包括第一层天线元件160a和第二层天线元件160b，其中第一层160a和第二层天线元件160b通过电介质层161分离。在一些实施例中，多层天线可以具有经由导电路径（未示出）耦合到第二层天线元件的第一层天线元件。在一些实施例中，多层天线可以包括电容耦合的天线，其中第一层天线元件160a电容耦合到第二层天线元件160b，并且不经由导电路径电流地（galvanically）耦合。当电容耦合时，从第一层天线元件160a发射的信号可以激励第二层天线元件160b也进入发射。在一些实施例中，电容耦合的天线元件可以竖直对准。在一些实施例中，多个天线元件160可以包括堆叠的贴片天线、缝隙天线、偶极天线、单极天线、螺旋天线、锥形缝隙天线或满足设计带宽和性能要求的任何其他天线类型。

在一些实施例中，微电子组件100可以包括形成在封装基板102的最外顶表面180-2上的一个或多个焊料掩模层（soldermasklayer）（未示出）。一个或多个焊料掩模层可以具有开口，以允许形成电连接（例如，焊料凸块、柱或球）。一个或多个焊料掩模层可以具有任何合适的厚度和/或可以由任何合适的材料或材料的组合来构成。例如，每个焊料掩模层可以具有约15微米至40微米的厚度，并且可以由阻焊材料制成。在一些实施例中，覆盖膜可以形成在天线元件（例如，第二层天线元件160b）的顶表面之上。在一些实施例中，覆盖膜可以在焊料掩模层之前沉积。在一些实施例中，覆盖膜可以是毫米波材料。

图1的微电子组件还可以包括电路板133。封装基板102可以通过封装基板的底表面108-1处的第二级互连137耦合到电路板133。特别地，封装基板102可以包括在其底表面处的导电接触140，并且电路板133可以包括在其顶表面处的导电接触135；第二级互连137可以电地和机械地耦合导电接触135和导电接触140。图1中所示的第二级互连137是焊料球（例如，用于球栅阵列布置），但是可以使用任何合适的第二级互连137（例如，针栅阵列布置中的针或岸面栅阵列（landgridarray）布置中的岸面（land））。电路板133可以是例如母板，并且可以具有附着到它的其他部件（未示出）。电路板133可以包括导电路径和其他导电接触（未示出），用于通过电路板133路由电力、接地和信号，如本领域中已知的那样。在一些实施例中，第二级互连137可以不将封装基板102耦合到电路板133，而是代之以可以将封装基板102耦合到另一ic封装、插入体（interposer）或任何其他合适的部件。

本文中所公开的任何导电接触（例如，导电接触122、124和/或150）可以采用任何合适的形式。在一些实施例中，导电接触可以包括无焊盘（padless）迹线和/或无焊盘通孔，或者任何其他合适的薄间隔高度（stand-offheight）技术，诸如例如，除其他之外，各向异性导电材料（例如各向异性导电膜（acf））、管芯附着膜（daf）、具有非导电膜（ncf）的超小间隔高度焊料以及金属到金属互连。在利用混合接合的一些金属到金属互连中，电介质材料（例如，氧化硅、氮化硅或碳化硅）可以存在于接合在一起的金属之间（例如，在提供相关联的导电接触124的铜焊盘或柱（post）之间）。相同的金属到金属互连可能能够比其他类型的互连可靠地传导更高的电流；例如，一些焊接互连可以由于电流流过接触随着时间形成脆的金属间化合物（intermetalliccompound），并且可以约束通过这种互连提供的最大电流以减轻机械故障。在一些实施例中，本文中公开的管芯到封装基板（dtps）表面互连150-3可以包括焊接（例如，经受热回流（thermalreflow）以形成dtps互连150-3的焊料凸块或球）。包括焊接的dtps互连150-3可以包括任何适当的焊接材料，诸如铅/锡、锡/铋、共晶锡（eutectictin）/银、三元锡（ternarytin）/银/铜、共晶锡/铜或其他合金。在一些实施例中，dtps互连150-3可以包括各向异性导电材料，诸如各向异性导电膜或各向异性导电膏。各向异性导电材料可以包括分散在非导电材料中的导电材料。在一些实施例中，各向异性导电材料可以包括嵌入在粘合剂（binder）或热固性粘合膜（例如，热固性联苯型环氧树脂或丙烯酸基材料）中的微观导电颗粒。在一些实施例中，导电颗粒可以包括聚合物和/或一种或多种金属（例如，镍或金）。例如，导电颗粒可以包括涂覆有镍的金，其又涂覆有聚合物。在另一个示例中，导电颗粒可以包括镍。当各向异性导电材料未被压缩时，从材料的一侧到另一侧可能没有导电路径。然而，当各向异性导电材料被充分压缩（例如，通过各向异性导电材料的任一侧上的导电接触）时，压缩的区附近的导电材料可以彼此接触，从而在压缩的区中形成从膜的一侧到另一侧的导电路径。

图1中示出了如包括在微电子组件中的多个元件，但是多个这些元件可能不存在于微电子组件中。例如，在各种实施例中，可以不包括互连150、第二级互连137和/或电路板133。此外，图1示出了为了易于说明而从随后的图中省略的但是可以被包括在本文中公开的任何微电子组件中的多个元件。这种元件的示例包括互连150、第二级互连137和/或电路板133。图1的微电子组件100的许多元件包括在附图中的其他附图中；当讨论这些附图时，不再重复讨论这些元件，并且这些元件中的任何元件可以采用本文中公开的任何形式。图1中未示出多个元件，但是所述多个元件可以存在于本文中所公开的微电子组件中，例如，诸如管芯之类的附加的有源部件或诸如表面安装电阻器、电容器和/或电感器之类的附加的无源部件可以布置在封装基板102的顶表面或底表面上，或者嵌入在封装基板102中，并且可以电连接到嵌入式管芯114-1。

微电子组件100的元件可以具有任何合适的尺寸。例如，在一些实施例中，封装基板102的厚度可以在0.25毫米和3毫米之间（例如，在0.25毫米和2毫米之间、在0.4毫米和0.6毫米之间、或大约0.5毫米）。

虽然图1描绘了单个trc管芯114-1，但本文中公开的微电子组件可以具有任何合适数量的嵌入式trc管芯114。特别地，嵌入式trc管芯114的数量可以取决于天线元件的数量。在一些实施例中，trc管芯的数量等于天线元件的数量。在一些实施例中，两个或更多个天线元件可以共享一个嵌入式trc管芯114，使得天线元件的数量大于trc管芯的数量。在一些实施例中，一个天线元件可以耦合到两个trc管芯，使得管芯114的数量大于天线元件的数量；例如其中每个管芯具有与极化天线相关联的特定极化。

图2和3描绘了具有多个嵌入式trc管芯的微电子组件。图2是根据各种实施例的另一示例微电子组件200的侧截面视图。微电子组件200是还包括trc管芯114-2的微电子组件100。微电子组件200可以包括具有嵌入导电层166中的第一trc管芯114-1和第二trc管芯114-2的封装基板102。第一trc管芯114-1可以经由导电路径132耦合到天线元件160-1，并经由导电路径134耦合到trl管芯129。第一trc管芯114-1可以经由导电路径130耦合到电力平面。第二trc管芯114-2可以经由导电路径232耦合到天线元件160-3，并且经由导电路径234耦合到trl管芯129。第二trc管芯可以经由导电路径230耦合到电力平面。

图3是根据各种实施例的另一示例微电子组件300的侧截面视图。微电子组件300是耦合到两个天线元件160-3、160-4的微电子组件200，并且还包括导电路径332。第二trc管芯114-2还可以经由导电路径332耦合到天线元件160-4。

尽管图2和3描绘了仅具有两个嵌入式trc管芯的微电子组件，但是微电子组件可以具有任何合适数量的嵌入式trc管芯。

图4a-4b是根据各种实施例的微电子组件400的示例rf架构。图4a示出了微电子组件400a的trl管芯429a的示例部件和trc管芯414a的示例部件。微电子组件400a可以包括嵌入封装基板402a中的trc管芯414a、trl管芯429a以及封装基板天线元件460a。信号可以由微电子组件400a发射和接收。如图4a中所示，信号发射路径方向性（directionality）可以由虚线箭头来指示，并且信号接收路径可以由实线箭头来指示。信号可以由trl管芯429a通过封装基板402a中的导电路径发射到trc管芯414a，并且从trc管芯414a发射到天线458。可以通过跟随从天线458到trc管芯414a，然后通过封装基板402a中的导电路径到trl管芯429a的路径接收信号。trl管芯429a可以包括逻辑电路442、调制解调器444、功率分配器446、功率组合器448以及一个或多个移相器450。trl管芯429a可以包括一个或多个放大器。一个或多个放大器可以包括高功率放大器454或低噪声放大器456。如图4a中所示，路由线430-433的数量可以是天线458的数量的两倍。如图4a中所示，trc管芯414a电路没有使能同时发射和接收信号。

图4b示出了微电子组件400b的trl管芯429b的示例部件和trc管芯414b的示例部件。微电子组件400b可以包括trl管芯429b、trc管芯414b和封装基板天线元件460b，其中trc管芯414b嵌入在封装基板402b中。信号可以由微电子组件400b发射和接收。如图4b中所示，信号发射路径方向性可以由虚线箭头来指示，并且信号接收路径可以由实线箭头来指示。信号可以由trl管芯429b通过封装基板402b中的导电路径发射到trc管芯414b，并从trc管芯414b发射到天线459。可以通过跟随从天线459到trc管芯414b、然后通过封装基板402b中的导电路径到trl管芯429b的路径接收信号。trl管芯429b可以包括逻辑电路443、调制解调器445、功率分配器447、功率组合器449、一个或多个移相器451以及一个或多个带通滤波器（bpf）453。bpf是一种使某个范围内的频率通过并且拒绝该范围外的频率的设备。trl管芯429b可以包括一个或多个放大器。一个或多个放大器可以包括高功率放大器455或低噪声放大器457。如图4b中所示，路由线434-435的数量可以与天线459的数量相同。如图4b中所示，trc管芯414b电路使能同时发射和接收信号。

如图4a和4b中所示，每个链使用两个移相器，使得发射和接收方向可以是独立的。在一些实施例中，移相器可以放置在功率组合器之后，使得发射和接收方向是相同的。在一些实施例中，trl管芯429a、429b可以包括其他部件（未示出），例如振荡器、放大器（例如，高功率放大器或低噪声放大器）、匹配电路、附加放大器级、开关或纠错电路。在一些实施例中，trc管芯414a、414b可以包括其他部件（未示出），例如移相器、附加放大器级、匹配电路、滤波器、放大器增益控制电路（例如，用于可以变增益放大器）或开关。

任何合适的技术可以用于制造本文中公开的微电子组件。例如，图5a-5g是根据各种实施例的用于制造图1的微电子组件100的示例过程中的各个阶段的侧截面视图。尽管以下参考图5a-5g讨论的操作以特定顺序示出，但是这些操作可以以任何合适的顺序来执行。另外，尽管在图5a-5g（以及表示制造过程的其他附图）中示出了特定组件，但是下面参考图5a-5g讨论的操作可以用于形成任何合适的组件。

封装设计规则的主要驱动之一是每层每mm的输入/输出（i/o）密度（io/mm/层）。例如，i/o密度可能受到通孔焊盘大小的限制，通孔焊盘大小可能由常规封装技术的制造容差来限定。在诸如激光钻孔之类的一些常规的制造过程中，通孔焊盘需要相对大。激光钻孔受到在对通孔开口钻孔时最小特征大小和激光的未对准的限制。例如，当使用co2激光时，激光钻孔的通孔开口的最小特征大小可以是大约40μm或更大，并且层之间的未对准可以是大约+/-15μm或更大。这样，在一些常规技术中，通孔焊盘大小可能需要是大约70μm（即，40+2（15）μm）或更大。诸如紫外线激光器之类的替代的激光源可能能够更多地减小通孔开口，但是吞吐量也可能降低。因此，本文中所公开的一些实施例可以利用一个或多个过程，该一个或多个过程利用光刻过程而不是利用激光来形成通孔。与激光钻孔相比，光刻过程的使用虑及改进的层到层对准和更小的焊盘，这又导致更高的i/o密度。另外，由于所有的通孔可以一次形成（即，单次曝光和图案化）而不是在使用激光钻孔时被顺序地形成，所以利用基于光刻的过程降低了吞吐时间（throughputtime）。

此外，使用基于光刻的过程来形成通孔虑及以任何希望的形状形成通孔。代替被限制为激光器的形状，可以为了希望的目的定制光刻限定的通孔。例如，尽管激光限定的通孔可以限于圆形形状，但是一些实施例可以包括形状为矩形并且沿着路由线在横向方向上延伸的通孔。

图5a示出了包括封装基板部分502的组件500a。在一些实施例中，封装基板部分502可以使用光刻限定的通孔封装过程来形成。在一些实施例中，封装基板部分502可以使用标准pcb制造过程来制造，并且因此封装基板部分502可以采用pcb的形式，如上所述。在一些实施例中，封装基板部分502可以是通过在电介质材料上层压或旋压（spin）并且通过激光钻孔和电镀创建导电通孔和线而形成在面板载体（panelcarrier）（未示出）上的再分布层（redistributionlayer）的集合。在一些实施例中，可以使用诸如再分布层技术之类的任何合适的技术在可移除载体（未示出）上形成封装基板部分502。可以使用用于制造封装基板部分502的本领域中已知的任何方法，且出于简洁的目的，本文中将不进一步详细讨论此类方法。封装基板部分可以是封装基板102的“底部”部分，如以下进一步讨论的，并且可以包括在封装基板102的底表面处的导电接触140以用于附着到电路板。

封装基板部分502可以被累积到希望的层566以用于嵌入管芯。封装基板部分可以具有无焊盘通孔530和顶面570-1上的其他导电特征（未示出）。在一些实施例中，金属化或导电层566可以在封装基板部分502的顶表面570-1上被图案化以形成具有无焊盘通孔530或沿着腔的底侧（即，在封装基板部分502的顶表面570-1处）的其他导电接触（未示出）的腔510。可以通过在封装基板部分502的顶表面570-1上使光致抗蚀剂层沉积、曝光和显影来形成导电层566。可以对光致抗蚀剂层图案化以形成腔510。可以在图案化的光致抗蚀剂层中的开口中沉积诸如铜之类的导电材料以形成导电特征512，诸如迹线、通孔和/或导电平面。可以使用诸如电镀、溅射或无电镀（electrolessplating）之类的任何合适的过程来沉积导电材料。可以去除光致抗蚀剂以暴露导电特征512和形成的腔510。

图5b示出了在将管芯组件513定位在腔510中并将管芯组件513耦合到封装基板部分502之后的组件500b。管芯组件513可以包括管芯514和在管芯514的顶部上的非电材料层520。是管芯组件513的非活性（inactive）部分的非电载体材料层520除其他材料之外可以包括硅、陶瓷或石英。在一些实施例中，非电材料层520可以具有100μm到750μm的厚度。在一些实施例中，非电材料层520可以具有100μm到250μm的厚度，以最小化被去除的材料量，如下面参考图5c更详细地描述的那样。可以使用包括例如释放层（releaselayer）521之类的任何合适的技术将非电材料层520附着到管芯514。释放层521（本文中也称为离形层（debondinglayer））可以包括临时粘合剂或例如当暴露于热或光时释放的其他材料。管芯514可以包括上文参考管芯114讨论的特征中的任何特征。在一些实施例中，例如，管芯514可以包括在层间电介质（ild）层内的诸如硅晶体管之类的晶体管的层（未示出），并且ild可以具有多个导电层，该多个导电层可以将管芯514的底部上的导电接触522连接到管芯514的顶部上的连接接触524。特别地，管芯组件513可以被布置在组件500b中，使得管芯514的导电接触522可以耦合到封装基板部分502的无焊盘通孔530。在一些实施例中，可以形成多个腔，使得多个管芯可以嵌入在单层中，如上面参考图2和3所描述的。在一些实施例中，根据组装工具能力和有源管芯514厚度，管芯可以在没有载体的情况下直接放置。

在图5a-5h的实施例中，管芯组件513可以布置在提供改进的机械稳定性的载体上，并且然后可以耦合到封装基板部分502。该方法对于相对小的管芯而言可能是特别希望的。在管芯514的底表面上的导电接触522背对载体并且非电材料层520附着到载体的意义上，管芯组件513可以在载体上“倒置（upsidedown）”。可以使用诸如可去除的粘合剂之类的任何合适的技术将管芯组件513固定到载体。在一些实施例中，多于一个的管芯可以被固定到载体并且同时被放置在封装基板部分上。载体可以包括用于在制造操作期间提供机械稳定性的任何合适的材料。

图5c示出了从管芯514去除非电材料层520和离形层521之后的组件500c。可以使用任何合适的技术来去除非电材料层520，任何合适的技术包括例如研磨、蚀刻，诸如反应离子蚀刻（rie）或化学蚀刻，或者,如果离形层包括光反应性或热反应性材料，则施加光或热。在一些实施例中，在非电材料层被去除之前或之后，可以将管芯514布置在载体上，这提供了改进的机械稳定性，并且然后管芯514可以被耦合到封装基板部分502。

在图5a-5h的实施例中，在导电层566形成之前，管芯组件513可以耦合到封装基板部分502，使得可以形成导电层566以围绕管芯组件513。导电层566可以（例如，使用光刻限定的通孔过程）如上文关于图5a所描述的围绕耦合的管芯来形成，并且可以在去除非电材料层520之前形成或者可以在去除非电材料层520之后形成。在一些实施例中，在导电层566形成之前，多于一个的管芯组件513和或管芯514可以耦合到封装基板。

图5d示出了在沉积光致抗蚀剂材料552并图案化光致抗蚀剂材料以提供开口553以便形成导电特征之后的组件500d。可以使用任何合适的技术来图案化光致抗蚀剂材料552，任何合适的技术包括光刻过程（例如，通过掩模将光致抗蚀剂材料暴露于辐射源并且用显影剂来显影）。开口553可以具有任何合适的大小和形状，以用于形成具有希望的特性的导电结构。例如，开口553可以被成形以形成具有圆截面的导电通孔。

可选地，在沉积光致抗蚀剂材料552之前，可以在组件500c的顶表面之上沉积晶种层（未示出）。晶种层可以形成在顶表面之上以覆盖封装基板部分502的顶表面570-1、导电特征512和管芯514。晶种层可以是任何合适的导电材料，包括铜。在一些实施例中，可以省略晶种层。

图5e示出了在组件500d的开口553中沉积导电材料554并剥离光致抗蚀剂材料552以暴露导电结构554之后的组件500e。可以使用任何合适的技术来沉积导电材料554，任何合适的技术包括例如电镀。虽然图5e将导电结构554示出为导电通孔，但导电结构554可以采用任何形式，除其他之外包括导电迹线或散热器。如果沉积了晶种层，则可以使用任何合适的过程来去除晶种层的剩余部分，任何合适的过程除其他之外包括化学蚀刻。

图5f示出了在组件500e的顶面之上形成电介质层561并暴露导电结构554的顶面555-1之后的组件500f。可以使用任何合适的过程形成电介质层561，任何合适的过程包括层压或狭缝涂覆和固化。可以形成电介质层561以完全覆盖导电结构554，使得沉积的电介质层561的厚度大于导电结构554的厚度。可以使用任何合适的技术去除电介质层561以暴露导电结构554的顶表面555-1，任何合适的技术包括研磨或蚀刻，诸如湿法蚀刻、干法蚀刻（例如，等离子体蚀刻）、湿法喷砂（webblast）或激光烧蚀（例如，使用准分子激光）。在一些实施例中，可以最小化电介质层561的厚度以减少暴露导电结构554的顶表面555-1所需的蚀刻时间。

封装基板的附加层可以通过重复如关于图5a-5f所描述的过程来累积，例如，以形成导电迹线层、rf路由层或天线元件。图5g示出了形成封装基板102的顶表面580-1上的多个天线元件和附加导电层之后的组件500g。多个天线元件560可以通过重复如图5a-5f中所描述的过程来形成。在一些实施例中，如图5g中所示，多个天线元件可以被预先形成为子组件并且通过焊料凸块或任何其他合适的过程耦合到封装基板的顶表面，例如，如上文参考导电互连150-3所描述的。完成的基板可以是单个封装基板或者可以是可以经历单片化（singulation）过程的重复单元，在单片化过程中，每个单元彼此分离以产生单个封装基板。可以视情况而定执行进一步的操作（例如，沉积阻焊层、将附加管芯附着到封装基板、附着用于耦合到电路板的焊料球等）。

图6是根据各种实施例的形成微电子组件的示例方法的过程流程图。在602处，可以形成封装基板的一部分。封装基板部分可以具有带有顶表面导电接触的顶表面和具有底表面导电接触的相对的底表面。封装基板部分的顶表面可以是用于嵌入管芯并经由顶表面导电接触将管芯耦合到封装基板部分的层。封装基板部分可以经由底表面导电接触耦合到电路板。在604处，具有腔的第一导电层可以被图案化和沉积在封装基板部分的顶表面上。腔可以具有在腔底部上的封装基板部分的顶表面导电接触。在一些实施例中，第一导电层可以具有多个腔，使得多个管芯可以嵌入在相同层中。在606处，trc管芯可以放置在腔中。trc管芯可以具有带有第一导电接触的第一表面和带有第二导电接触的相对的第二表面。trc管芯还可以具有覆盖第二导电接触的非电材料。trc管芯可以放置在腔中，其中第一导电接触面向封装基板部分上的顶表面导电接触。在将管芯放置在腔中之后，可以在管芯上的第一导电接触与封装基板部分上的顶表面导电接触之间形成第一互连。第一互连可以包括本文中所公开的任何合适的互连，包括各向异性导电材料、daf、金属到金属互连和/或焊接。如果包括其他trc管芯的其他管芯被嵌入在第一导电层中，则附加管芯可以被放置在它们各自的腔中并且可以在管芯上的第一互连和封装基板部分上的顶部导电接触之间形成互连。此外，在将管芯放置在腔中之后，如果管芯具有覆盖第二导电接触的非电材料层，则可以去除非电材料层。在608处，可以在封装基板上形成附加的累积层，使得trc管芯嵌入封装基板中并经由第一和第二导电接触电耦合到封装基板中的导电路径。例如，可以图案化和沉积附加导电层，其中附加导电层可以包括rf路由层和/或具有接地平面的导电迹线层。在610处，多个天线元件可以在封装基板的顶表面上形成并且电耦合到嵌入式trc管芯。在612处，trl管芯可以附着到封装基板并电耦合到嵌入式trc管芯。

存在其他制造技术来制造类似形状的通孔。在一个实施例中，可以使用蚀刻穿过光致抗蚀剂层或硬掩模层的rie过程来钻出成形的通孔开口。此外，可以用线形状的激光束钻出包括rf通孔的成形的通孔开口。例如，激光束可以被光学地或机械地成形。成形的激光束可以被操纵和定位（例如，利用扫描系统）到成形的通孔开口是希望的目标位置。根据一个实施例，激光器可以是脉冲co2激光器或q开关紫外（uv）激光器。当相对小的成形的通孔尺寸是希望的时，实施例可以使用uv激光器。

另一实施例可以使用激光束在具有成形的通孔图案且投影到工件的掩模之上扫描。激光对工件的能量密度（fluence）可以足够高以烧蚀电介质材料并形成成形的通孔开口。通过示例的方式，在这样的实施例中的激光器可以包括q开关固态uv激光器和准分子激光器。在使用两个前述激光图案化过程中的任一个来形成通孔开口的实施例中，可以不使用光敏电介质，因为激光本身烧蚀电介质材料，并且可以不执行曝光和显影过程。

本文中所公开的一些方法可以包括利用使用光敏电介质的过程来形成成形的通孔开口。在这样的实施例中，光敏电介质可以被光刻图案化和显影以形成成形的通孔开口。根据一些实施例，在形成成形的通孔开口之后，还可以包括后图案化清洁过程（apostpatterningcleaningprocess）。然后，实施例可以包括利用诸如半加成过程（sap）之类的金属化过程在开口中形成成形的通孔。

本文中公开的微电子组件可以包括在任何合适的电子部件中。图7-11示出了可以包括或被包括在本文中公开的任何微电子组件中的装置的各种示例。

图7是可以被包括在本文中公开的任何微电子组件（例如，本文中公开的任何管芯114）中的晶片700和管芯702的顶视图。晶片700可以由半导体材料构成，并且可以包括具有形成于晶片700的表面上的ic结构的一个或多个管芯702。每个管芯702可以是包括任何合适ic的半导体产品的重复单元。在半导体产品的制造完成之后，晶片700可以经历单片化过程，其中管芯702彼此分离以提供半导体产品的分立“芯片”。管芯702可以是本文中公开的管芯114中的任何管芯。管芯702可以包括一个或多个晶体管（例如，下面讨论的图8的晶体管840中的一些）、用于将电信号路由到晶体管的支持电路、无源部件（例如，信号迹线、电阻器、电容器或电感器）和/或任何其他ic部件。在一些实施例中，晶片700或管芯702可以包括存储器设备（例如，随机存取存储器（ram）设备，诸如静态ram（sram）设备、磁性ram（mram）设备、电阻ram（rram）设备、导电桥接ram（cbram）设备等）、逻辑器件（例如，and、or、nand或nor门）或任何其他合适的电路元件。这些设备中的多个设备可以被组合在单个管芯702上。例如，由多个存储器设备形成的存储器阵列可以形成在与处理设备（例如，图11的处理设备1102）或被配置为将信息存储于存储器设备中或执行存储于存储器阵列中的指令的其他逻辑相同的管芯702上。可以使用管芯到晶片组装技术来制造本文中公开的微电子组件中各种微电子组件，在管芯到晶片组装技术中，一些管芯被附着到包括管芯中的其他管芯的晶片700，并且随后将晶片700单片化。

图8是可以被包括在本文中公开的任何微电子组件中（例如，在任何管芯114中）的示例ic器件800的截面侧视图。ic器件800中的一个或多个可以被包括在一个或多个管芯702（图7）中。ic器件800可以形成在基板802（例如，图7的晶片700）上，并且可以被包括在管芯（例如，图7的管芯702）中。基板802可以是由半导体材料系统构成的半导体基板，半导体材料系统包括例如n型或p型材料系统（或两者的组合）。基板802可以包括例如使用体硅（bulksilicon）或绝缘体上硅（soi）子结构形成的晶体基板（crystallinesubstrate）。在一些实施例中，可以使用替代材料形成基板802，替代材料可以与硅组合或可以不与硅组合，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用分类为ii-vi族、iii-v族或iv族的另外的材料来形成基板802。虽然这里描述了可以从其形成基板802的材料的几个示例，但是可以使用可以用作ic器件800的基础的任何材料。基板802可以是单片化管芯（例如，图7的管芯702）或晶片（例如，图7的晶片700）的部分。

ic器件800可以包括布置在基板802上的一个或多个器件层804。器件层804可以包括形成在基板802上的一个或多个晶体管840（例如，金属氧化物半导体场效应晶体管（mosfet））和/或器件制造商可能希望的任何其他有源和/或无源电路的特征。器件层804可以包括例如一个或多个源极和/或漏极（s/d）区820、控制s/d区820之间的晶体管840中的电流的栅极822以及向/从s/d区820路由电信号的一个或多个s/d接触824。晶体管840可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极接触以及诸如此类。晶体管840不限于图8中所描绘的类型和配置，并且可以包括各种各样的其他类型和配置，诸如例如平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括finfet晶体管，诸如双栅晶体管或三栅晶体管，以及环绕（wrap-around）或全环绕（all-around）栅晶体管，诸如纳米带和纳米线晶体管。

每个晶体管840可以包括由至少两层形成的栅极822、至少两层是栅极电介质和栅极电极。栅极电介质可以包括一层或层的堆叠。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括元素，诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌。可以用在栅极电介质中的高k材料的示例包括但不限于氧化铪、铪硅氧化物（hafniumsiliconoxide）、氧化镧、镧铝氧化物（lanthanumaluminumoxide）、氧化锆、锆硅氧化物（zirconiumsiliconoxide）、氧化钽、氧化钛、钡锶钛氧化物（bariumstrontiumtitaniumoxide）、钡钛氧化物（bariumtitaniumoxide）、锶钛氧化物（strontiumtitaniumoxide）、氧化钇、氧化铝、铅钪钽氧化物（leadscandiumtantalumoxide）和铌锌酸铅（leadzincniobate）。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火过程以改进其质量。

栅极电极可以形成在栅极电介质上并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管840是p型金属氧化物半导体（pmos）还是n型金属氧化物半导体（nmos）晶体管。在一些实现中，栅极电极可以由两个或更多金属层的堆叠组成，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，诸如阻挡层。对于pmos晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物（例如，氧化钌）以及下面参考nmos晶体管讨论的任何金属（例如，用于功函数调谐）。对于nmos晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）以及上面参考pmos晶体管讨论的任何金属（例如，用于功函数调谐）。

在一些实施例中，当作为沿着源极-沟道-漏极方向的晶体管840的截面查看时，栅极电极可以由u形结构组成，该u形结构包括基本上平行于基板的表面的底部部分和基本上垂直于基板的顶表面的两个侧壁部分。在其他实施例中，形成栅极电极的金属层中的至少一个可以简单地是平面层，其基本上平行于基板的顶表面，并且不包括基本上垂直于基板的顶表面的侧壁部分。在其他实施例中，栅极电极可以由u形结构和平面非u形结构的组合组成。例如，栅极电极可以由形成于一个或多个平面非u形层顶部的一个或多个u形金属层组成。

在一些实施例中，侧壁间隔物（spacer）对可以形成在栅极堆叠的相对侧上以将栅极堆叠括起来（bracket）。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅（siliconoxynitride）之类的材料形成。用于形成侧壁间隔物的过程在本领域中是公知的，并且通常包括沉积和蚀刻过程步骤。在一些实施例中，可以使用多个间隔物对；例如，两对、三对或四对侧壁间隔物可以形成于栅极堆叠的相对侧上。

s/d区820可以与每个晶体管840的栅极822相邻地形成在基板802内。s/d区820可以使用例如注入/扩散过程或蚀刻/沉积过程形成。在前一过程中，可以将诸如硼、铝、锑、磷或砷之类的掺杂剂离子注入到基板802中以形成s/d区820。激活掺杂剂并使它们更远地扩散到基板802中的退火过程可以在离子注入过程之后。在后一过程中，可以首先蚀刻基板802以在s/d区820的位置处形成凹部。然后，可以执行外延沉积过程，以用用于制造s/d区820的材料填充凹部。在一些实现中，可以使用诸如硅锗（silicongermanium）或碳化硅之类的硅合金来制造s/d区820。在一些实施例中，外延沉积的硅合金可以原位掺杂有诸如硼、砷或磷之类的掺杂剂。在一些实施例中，s/d区820可以使用一个或多个替代（alternate）半导体材料来形成，一个或多个替代半导体材料诸如是锗或iii-v族材料或合金。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成s/d区820。

诸如电力和/或输入/输出（i/o）信号之类的电信号可以通过布置在器件层804上的一个或多个互连层（在图8中被示出为互连层806、808和810）向和/或从器件层804的器件（例如，晶体管840）路由。例如，器件层804的导电特征（例如，栅极822和s/d接触824）可以与互连层806-810的互连结构828电耦合。一个或多个互连层806-810可以形成ic器件800的金属化堆叠（也称为“ild堆叠”）819。

根据多种设计，互连结构828可以被布置在互连层806-810内以路由电信号。特别地，该布置不限于图8中描绘的互连结构828的特定配置。例如，互连结构可以被布置为多方向互连结构。尽管图8中描绘了特定数量的互连层806-810，但是本公开的一些实施例包括具有比所描绘的更多或更少互连层的ic器件。

在一些实施例中，互连结构828可以包括填充有诸如金属之类的导电材料的线828a和/或通孔828b。线828a可以被布置成在与基板802的表面基本上平行的平面的方向上路由电信号，器件层804在基板802的表面上形成。例如，从图8的角度，线828a可以在进出页面的方向上路由电信号。通孔828b可以被布置成在与基板802的表面基本上垂直的平面的方向上路由电信号，器件层804在基板802的表面上形成。在一些实施例中，通孔828b可以将不同互连层806-810的线828a电耦合在一起。

互连层806-810可以包括布置在互连结构828之间的电介质材料826，如图8中所示。在一些实施例中，在互连层806-810的不同互连层中在互连结构828之间布置的电介质材料826可以具有不同的成分；在其他实施例中，不同互连层806-810之间的电介质材料826的成分可以是相同的。

第一互连层806（称为金属1或“m1”）可以直接形成在器件层804上。在一些实施例中，第一互连层806可以包括线828a和/或通孔828b，如图所示。第一互连层806的线828a可以与器件层804的接触（例如，s/d接触824）耦合。

第二互连层808（称为金属2或“m2”）可以直接形成在第一互连层806上。在一些实施例中，第二互连层808可以包括通孔828b以将第二互连层808的线828a与第一互连层806的线828a耦合。尽管为了清楚起见，用每个互连层内（例如，在第二互连层808内）的线在结构上描绘了线828a和通孔828b，但是在一些实施例中，线828a和通孔828b可以在结构上和/或在材料上是相连的（contiguous）（例如，在双镶嵌（dual-damascene）过程期间被同时填充）。

根据结合第二互连层808或第一互连层806描述的类似技术和配置，第三互连层810（称为金属3或“m3”）（以及根据需要，附加互连层）可以连续地形成在第二互连层808上。在一些实施例中，在ic器件800中的金属化堆叠819中“更高（higherup）”（即，更远离器件层804）的互连层可以更厚。

ic器件800可以包括形成在互连层806-810上的一个或多个导电接触836和阻焊材料834（例如聚酰亚胺或类似材料）。在图8中，导电接触836被示出为采用接合焊盘的形式。导电接触836可以与互连结构828电耦合并且被配置为将（一个或多个）晶体管840的电信号路由到其他外部设备。例如，焊接接合（solderbond）可以形成在一个或多个导电接触836上以将包括ic器件800的芯片与另一部件（例如，电路板）机械地和/或电耦合。ic器件800可以包括附加的或替代的结构，以路由来自互连层806-810的电信号；例如，导电接触836可以包括将电信号路由到外部部件的其他类似特征（例如，柱）。导电接触836可以视情况而定地用作导电接触122或124。

在其中ic器件800是双侧管芯（例如，类似管芯114）的实施例中，ic器件800可以包括在（一个或多个）器件层804的相对侧上的另一金属化堆叠（未示出）。该金属化堆叠可以包括如上文参考互连层806-810所讨论的多个互连层，以在（一个或多个）器件层804与在ic器件800的同导电接触836相对的侧上的附加的导电接触（未示出）之间提供导电路径（例如，包括导电线和通孔）。这些附加的导电接触可以视情况而定地用作导电接触122或124。在图9中更详细地讨论了双侧ic器件的示例细节。

图9是可以被包括在本文中公开的任何微电子组件中（例如，在任何管芯114中）的一种示例类型的双侧ic器件900的侧截面视图。双侧ic器件900中的一个或多个可以被包括在一个或多个管芯702（图7）中。双侧ic器件900可以由半导体材料系统组成，半导体材料系统包括例如n型或p型材料系统（或两者的组合）。在一些实施例中，ic器件可以由替代材料组成，替代材料可以与硅组合或可以不与硅组合，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用分类为ii-vi族、iii-v族或iv族的另外的材料来形成双侧ic器件900。

双侧ic器件900可以包括一个或多个器件层904。器件层904可以包括一个或多个晶体管（例如，如图8中所讨论的）和/或器件制造商可能希望的任何其他有源和/或无源电路的特征。

可以通过布置在器件层904的相对侧上的一个或多个互连层（在图9中被示出为器件层的第一侧901上的第一互连层906、908和910以及器件层904的相对第二侧902上的第二互连层956、958和960）向和/或从器件层904的器件路由诸如电力和/或输入/输出（i/o）信号之类的电信号。例如，器件层904的导电特征可以与第一互连层906-910的第一互连结构928和/或与第二互连层956-960的第二互连结构978电耦合。一个或多个第一互连层906-910可以形成第一金属化堆叠（例如ild堆叠）919并且一个或多个第二互连层956-960可以形成双侧ic器件900的第二金属化堆叠969。

根据多种设计，第一互连结构928可以被布置在第一互连层906-910内并且第二互连结构978可以被布置在第二互连层956-960内来路由电信号（特别地，该布置不限于图9中描绘的第一互连结构928和第二互连结构978的特定配置）。例如，第一和/或第二互连结构可以被布置为多方向互连结构。尽管在图9中描绘了特定数量的第一互连层906-910和特定数量的第二互连层956-960，但是本公开的一些实施例包括具有比所描绘的更多或更少的第一和/或第二互连层的ic器件。此外，器件层904的相对侧上的特定数量的第一互连层和第二互连层可以彼此相同或不同。

在一些实施例中，第一互连结构928和/或第二互连结构978可以包括填充有诸如金属之类的导电材料的如本文中所讨论的线和/或通孔。第一互连层906-910可以包括布置在第一互连结构928之间的第一电介质材料926，如图9中所示。在一些实施例中，在第一互连层906-910的不同第一互连层中布置在第一互连结构928之间的第一电介质材料926可以具有不同的成分；在其他实施例中，不同的第一互连层906-910之间的第一电介质材料926的成分可以是相同的。第二互连层956-960可以包括布置在第二互连结构978之间的第二电介质材料976，如图9中所示。在一些实施例中，在第二互连层956-960的不同第二互连层中布置在第二互连结构978之间的第二电介质材料976可以具有不同的成分；在其他实施例中，不同的第二互连层956-960之间的第二电介质材料976的成分可以是相同的。在一些实施例中，第一电介质材料926和第二电介质材料978的成分可以是不同的；在其他实施例中，第一电介质材料926和第二电介质材料的成分可以是相同的。可以使用如本文中所讨论的任何技术来形成第一互连层906-910和第二互连层956-960（例如，由m1-m3层组成等）。

双侧ic器件900可以包括形成在第一互连层906-910上的一个或多个第一导电接触936和第一阻焊材料934（例如聚酰亚胺或类似材料）。双侧ic器件900可以包括形成在第二互连层956-960上的一个或多个第二导电接触986和第二阻焊材料984（例如，聚酰亚胺或类似材料）。在一些实施例中，第一阻焊材料934和第二阻焊材料984的成分可以是相同的；在其他实施例中，第一阻焊材料934和第二阻焊材料984的成分可以是不同的。

在图9中，第一导电接触936和第二导电接触986被示出为采用接合焊盘的形式。第一导电接触936可以与第一互连结构928电耦合，并且第二导电接触986可以与第二互连结构978电耦合。在一些实施例中，tsv互连结构可以集成到双侧ic器件900中；在此类实施例中，第一导电接触936和第二导电接触986可以经由一个或多个tsv互连结构电耦合。双侧ic器件900可以包括附加或替代结构以路由来自第一互连层906-910和/或第二互连结构956-960的电信号；例如，第一导电接触936和/或第二导电接触986可以包括将电信号路由到外部部件的其他类似特征（例如，柱）。导电接触936和/或986可以视情况而定地用作导电接触122或124。

图10是可以包括本文中公开的任何微电子组件的ic器件组件1000的截面侧视图。在一些实施例中，ic器件组件1000可以是微电子组件。ic器件组件1000包括布置在电路板1002（其可以是例如母板）上的多个部件。ic器件组件1000包括布置在电路板1002的第一面1040和电路板1002的相对的第二面1042上的部件；一般而言，部件可以布置在一个或两个面1040和1042上。下面参考ic器件组件1000讨论的任何ic封装可以采用本文中公开的微电子组件的实施例中的任何合适的实施例的形式。

在一些实施例中，电路板1002可以是包括多个金属层的pcb，所述多个金属层通过电介质材料的层彼此分离并且通过导电通孔互连。金属层中的任何一个或多个可以以希望的电路图案来形成，以在耦合到电路板1002的部件之间路由电信号（可选地与其他金属层结合）。在其他实施例中，电路板1002可以是非pcb基板。

图10中示出的ic器件组件1000包括通过耦合部件1016耦合到电路板1002的第一面1040的插入体上封装（package-on-interposer）结构1036。耦合部件1016可以将插入体上封装结构1036电和机械地耦合到电路板1002，并且可以包括焊料球（如图10中所示）、插座的公和母部分、粘合剂、底部填充（underfill）材料和/或任何其他合适的电和/或机械耦合结构。

插入体上封装结构1036可以包括通过耦合部件1018耦合到插入体1004的ic封装1020。耦合部件1018可以采用用于应用的任何合适的形式，诸如上面参考耦合部件1016讨论的形式。尽管图10中示出了单个ic封装1020，但是多个ic封装可以耦合到插入体1004；实际上，附加的插入体可以耦合到插入体1004。插入体1004可以提供用于桥接电路板1002和ic封装1020的中介（intervening）基板。ic封装1020可以是或包括例如管芯（图7的管芯702）、ic器件（例如，图8的ic器件800或图9的双侧ic器件900）或任何其他合适的部件。通常，插入体1004可以将连接扩展到更宽的间距或者将连接重新路由到不同的连接。例如，插入体1004可以将ic封装1020（例如，管芯）耦合到耦合部件1016的球栅阵列（bga）导电接触的集合，以便耦合到电路板1002。在图10中所示的实施例中，ic封装1020和电路板1002附着到插入体1004的相对侧；在其他实施例中，ic封装1020和电路板1002可以附着到插入体1004的相同侧。在一些实施例中，三个或更多部件可以通过插入体1004来互连。

在一些实施例中，插入体1004可以形成为pcb，其包括通过电介质材料的层彼此分离并且通过导电通孔互连的多个金属层。在一些实施例中，插入体1004可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料（filler）的环氧树脂、陶瓷材料或诸如聚酰亚胺之类的聚合物材料形成。在一些实施例中，插入体1004可以由替代的刚性或柔性材料形成，替代的刚性或柔性材料可以包括用在半导体基板中的上述相同的材料，诸如硅、锗和其他iii-v族和iv族材料。插入体1004可以包括金属互连1008和通孔1010，包括但不限于tsv1006。插入体1004还可以包括嵌入的器件1014，包括无源和有源器件两者。此类器件可以包括但不限于电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（esd）器件和存储器器件。诸如rf器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（mems）器件之类的更复杂的器件也可以形成在插入体1004上。插入体上封装结构1036可以采用本领域中已知的任何插入体上封装结构的形式。

ic器件组件1000可以包括通过耦合部件1022耦合到电路板1002的第一面1040的ic封装1024。耦合部件1022可以采用以上参考耦合部件1016讨论的任何实施例的形式，并且ic封装1024可以采用以上参考ic封装1020讨论的任何实施例的形式。

图10中所示的ic器件组件1000包括通过耦合部件1028耦合到电路板1002的第二面1042的封装上封装（package-on-package）结构1034。封装上封装结构1034可以包括通过耦合部件1030耦合在一起的ic封装1026和ic封装1032，使得ic封装1026布置在电路板1002和ic封装1032之间。耦合部件1028和1030可以采用上文讨论的耦合部件1016的实施例中的任何实施例的形式，并且ic封装1026和1032可以采用上面讨论的ic封装1020的实施例中的任何实施例的形式。封装上封装结构1034可以根据本领域中已知的任何封装上封装结构而被配置。

图11是可以包括本文中公开的微电子组件中的一个或多个的示例电设备1100的框图。例如，电设备1100的部件中的任何合适部件可以包括本文中公开的ic器件组件1000、ic器件800、双侧ic器件900或管芯702中的一个或多个，并且可以布置在本文中公开的微电子组件中的任何微电子组件中。多个部件在图11中被示出为被包括在电设备1100中，但是这些部件中的任何一个或多个都可以被省略或复制，针对应用视情况而定。在一些实施例中，包括在电设备1100中的一些或所有部件可以附着到一个或多个母板。在一些实施例中，这些部件中的一些或全部可以被制造到单个片上系统（soc）管芯上。

另外，在各种实施例中，电设备1100可以不包括图11中所示的部件中的一个或多个，但是电设备1100可以包括用于耦合到一个或多个部件的接口电路。例如，电设备1100可以不包括显示设备1106，但是可以包括显示设备1106可以耦合到的显示设备接口电路（例如，连接器和驱动电路）。在示例的另一集合中，电设备1100可以不包括音频输入设备1124或音频输出设备1108，但是可以包括音频输入设备1124或音频输出设备1108可以耦合到的音频输入或输出设备接口电路（例如，连接器和支持电路）。

电设备1100可以包括处理设备1102（例如，一个或多个处理设备）。如本文中所使用的，术语“处理设备”或“处理器”可以指代如下的任何设备或设备的部分：处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据。处理设备1102可以包括一个或多个数字信号处理器（dsp）、专用集成电路（asic）、中央处理单元（cpu）、图形处理单元（gpu）、密码处理器（cryptoprocessor）（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他合适的处理设备。电设备1100可以包括存储器1104，其本身可以包括一个或多个存储器设备，诸如易失性存储器（例如，动态随机存取存储器（dram））、非易失性存储器（例如，只读存储器（rom））、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1104可以包括与处理设备1102共享管芯的存储器。此存储器可以用作高速缓存存储器且可以包括嵌入式动态随机存取存储器（edram）或自旋转移力矩磁性随机存取存储器（stt-mram）。

在一些实施例中，电设备1100可以包括通信芯片1112（例如，一个或多个通信芯片）。例如，通信芯片1112可以被配置用于管理用于向和从电设备1100传送数据的无线通信。术语“无线”及其派生物可以用于描述可以通过使用调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。

通信芯片1112可以实现多种无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会（ieee）标准，包括wi-fi（ieee802.11家族）、ieee802.16标准（例如，ieee802.16-2005修订）、第3代合作伙伴计划（3gpp）长期演进（lte）、5g、5g新无线电连同任何修订、更新和/或修改（例如，先进lte计划、超移动宽带（umb）计划（也称为“3gpp2”）等）。兼容ieee802.16的宽带无线接入（bwa）网络通常被称为wimax网络，代表微波接入全球互通的首字母缩写词，其是通过ieee802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1112可以根据全球移动通信系统（gsm）、通用分组无线电业务（gprs）、通用移动电信系统（umts）、高速分组接入（hspa）、演进的hspa（e-hspa）或lte网络来操作。通信芯片1112可以根据gsm演进的增强型数据（edge）、gsmedge无线电接入网（geran）、通用陆地无线电接入网（utran）或演进的utran（e-utran）来操作。通信芯片1112可以根据码分多址（cdma）、时分多址（tdma）、数字增强无绳电信（dect）、演进数据优化（ev-do）及其派生物以及被指定为3g、4g、5g及以上的任何其他无线协议来操作。在其他实施例中，通信芯片1112可以根据其他无线协议来操作。电设备1100可以包括天线1122以促进无线通信和/或接收其他无线通信（诸如am或fm无线电发射）。

在一些实施例中，通信芯片1112可以管理有线通信，诸如电、光或任何其他合适的通信协议（例如，以太网）。如上所述，通信芯片1112可以包括多个通信芯片。例如，第一通信芯片1112可以专用于诸如wi-fi或蓝牙之类的较短距离无线通信，并且第二通信芯片1112可以专用于较长距离无线通信，诸如全球定位系统（gps）、edge、gprs、cdma、wimax、lte、ev-do或其他的。在一些实施例中，第一通信芯片1112可以专用于无线通信，并且第二通信芯片1112可以专用于有线通信。

电设备1100可以包括电池/电源电路1114。电池/电源电路1114可以包括一个或多个能量存储设备（例如，电池或电容器）和/或用于将电设备1100的部件耦合到与电设备1100分离的能量源（例如，ac线电源（aclinepower））的电路。

电设备1100可以包括显示设备1106（或如上所述的对应的接口电路）。显示设备1106可以包括任何视觉指示器，诸如抬头显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（lcd）、发光二极管显示器或平板显示器。

电设备1100可以包括音频输出设备1108（或如上所述的对应的接口电路）。音频输出设备1108可以包括生成可听指示物（indicator）的任何设备，诸如扬声器、耳机或耳塞。

电设备1100可以包括音频输入设备1124（或如上所述的对应接口电路）。音频输入设备1124可以包括生成表示声音的信号的任何设备，诸如麦克风、麦克风阵列或数字乐器（例如，具有乐器数字接口（midi）输出的乐器）。

电设备1100可以包括gps设备1118（或如上所述的对应接口电路）。如本领域中所公知的，gps设备1118可以与基于卫星的系统通信，并且可以接收电设备1100的位置。

电设备1100可以包括另一输出设备1110（或如上所述的对应的接口电路）。其他输出设备1110的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加存储设备。

电设备1100可以包括另一输入设备1120（或如上所述的对应的接口电路）。其他输入设备1120的示例可以包括加速度计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标之类的光标控制设备、指示笔、触摸板、条形码读取器、快速响应（qr）码读取器、任何传感器、或射频识别（rfid）读取器。

电设备1100可以具有任何希望的形式因子，诸如手持式或移动电设备（例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（pda）、超移动个人计算机等）、台式电设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字照相机、数字视频记录器或可穿戴电设备。在一些实施例中，电设备1100可以是处理数据的任何其他电子设备。

以下段落提供了本文中所公开的实施例的各种示例。

示例1是一种微电子组件，包括：封装基板，具有第一表面和相对的第二表面；发射器/接收器逻辑（trl）管芯，耦合到封装基板的第一表面或第二表面；多个天线元件，与封装基板的第二表面相邻；以及发射器/接收器链（trc）管芯，其中trc管芯嵌入在封装基板中，并且其中trc管芯经由封装基板中的导电路径电耦合到trl管芯和多个天线元件中的至少一个。

示例2可以包括示例1的主题，并且还可以指定trc管芯电耦合到多个天线元件中的两个或更多。

示例3可以包括示例1的主题，并且还可以指定trc管芯是双侧管芯。

示例4可以包括示例1的主题，并且还可以指定trc管芯包括低噪声放大器。

示例5可以包括示例1的主题，并且还可以指定trc管芯包括高功率放大器。

示例6可以包括示例1的主题，并且还可以指定trc管芯包括振荡器。

示例7可以包括示例1的主题，并且还可以指定trc管芯包括移相器。

示例8可以包括示例1的主题，并且还可以指定发射方向是与接收方向相同的方向。

示例9可以包括示例1的主题，并且还可以指定发射方向独立于接收方向。

示例10可以包括示例1的主题，并且还可以指定trc管芯还电耦合到封装基板中的电力平面。

示例11可以包括示例1的主题，并且还可以指定trl管芯包括调制解调器。

示例12可以包括示例1的主题，并且还可以指定trl管芯包括逻辑电路。

示例13可以包括示例1的主题，并且还可以指定trl管芯包括移相器。

示例14可以包括示例1的主题，并且还可以指定trc管芯经由trc管芯的表面上的导电接触电耦合到封装基板中的导电路径，并且其中导电接触包括各向异性导电材料。

示例15可以包括示例1的主题，并且还可以指定trc管芯经由trc管芯的表面上的导电接触电耦合到封装基板中的导电路径，并且其中导电接触包括管芯附着膜。

示例16可以包括示例1的主题，并且还可以指定trc管芯经由trc管芯的表面上的导电接触电耦合到封装基板中的导电路径，并且其中导电接触包括金属到金属互连。

示例17可以包括示例1的主题，并且还可以指定trl管芯经由第一互连电耦合到封装基板，并且其中第一互连包括焊接。

示例18可以包括示例1的主题，并且还可以指定trc管芯是第一trc管芯并且电耦合到多个天线元件中的第一天线元件，并且还可以包括：第二trc管芯，其中第二trc管芯嵌入在封装基板中，并且其中第二trc管芯经由封装基板中的导电路径电耦合到trl管芯和多个天线元件中的至少第二天线元件。

示例19可以包括示例18的主题，并且还可以指定多个天线元件中的第一天线元件和多个天线元件中的第二天线元件是相同的天线元件。

示例20可以包括示例18的主题，并且还可以指定多个天线元件中的第一天线元件和多个天线元件中的第二天线元件是不同的天线元件。

示例21可以包括示例1的主题，并且还可以包括：电路板，其中电路板电耦合到封装基板的第一表面。

示例22可以包括示例1-21中的任一项的主题，并且还可以指定微电子组件被包括在服务器设备中。

示例23可以包括示例1-21中的任一项的主题，并且还可以指定微电子组件被包括在便携式计算设备中。

示例24可以包括示例1-21中的任一项的主题，并且还可以指定微电子组件被包括在可穿戴计算设备中。

示例25可以包括示例1的主题，并且还可以指定将trl管芯电耦合到trc管芯的封装基板中的导电路径具有1μm和100μm之间的厚度。

示例26可以包括示例1的主题，并且还可以指定将trl管芯电耦合到trc管芯的封装基板中的导电路径具有10μm和40μm之间的厚度。

示例27可以包括示例1的主题，并且还可以指定多个天线元件要发射或接收毫米波信号。

示例28可以包括示例1的主题，并且还可以指定多个天线元件是单层天线阵列。

示例29可以包括示例1的主题，并且还可以指定多个天线元件包括：第一层天线元件；以及第二层天线元件，其中第二层天线元件通过电介质层与第一层天线元件分离。

示例30可以包括示例29的主题，并且还可以指定第一层天线元件电容地耦合到第二层天线元件。

示例31是一种微电子组件，包括：封装基板，具有第一表面和相对的第二表面；发射器/接收器逻辑（trl）管芯，耦合到封装基板的第一表面；在封装基板的第二表面上的多个天线元件；以及发射器/接收器链（trc）管芯，具有带有第一导电接触的第一表面和带有第二导电接触的相对的第二表面，其中trc管芯嵌入在封装基板中，并且其中第二导电接触经由封装基板中的导电路径电耦合到多个天线元件中的至少一个并且电耦合到trl管芯。

示例32可以包括示例31的主题，并且还可以指定trc管芯电耦合到多个天线元件中的两个或更多。

示例33可以包括示例31的主题，并且还可以指定trc管芯是双侧管芯。

示例34可以包括示例31的主题，并且还可以指定trc管芯包括低噪声放大器。

示例35可以包括示例31的主题，并且还可以指定trc管芯包括高功率放大器。

示例36可以包括示例31的主题，并且还可以指定trc管芯包括振荡器。

示例37可以包括示例31的主题，并且还可以指定trc管芯包括移相器。

示例38可以包括示例31的主题，并且还可以指定发射方向是与接收方向相同的方向。

示例39可以包括示例31的主题，并且还可以指定发射方向独立于接收方向。

示例40可以包括示例31的主题，并且还可以指定trc管芯还经由第一导电接触电耦合到封装基板中的电力平面。

示例41可以包括示例31的主题，并且还可以指定trl管芯包括调制解调器。

示例42可以包括示例31的主题，并且还可以指定trl管芯包括逻辑电路。

示例43可以包括示例31的主题，并且还可以指定trl管芯包括移相器。

示例44可以包括示例31的主题，并且还可以指定第二导电接触包括各向异性导电材料。

示例45可以包括示例31的主题，并且还可以指定第二导电接触包括管芯附着膜。

示例46可以包括示例31的主题，并且还可以指定第二导电接触包括金属到金属互连。

示例47可以包括示例31的主题，并且还可以指定trl管芯经由第三互连电耦合到封装基板，并且其中第三互连包括焊接。

示例48可以包括示例31的主题，并且还可以指定trc管芯是第一trc管芯并且电耦合到多个天线元件中的第一天线元件，并且还可以包括：第二trc管芯，具有带有第一导电接触的第一表面和带有第二导电接触的相对的第二表面，其中第二trc管芯嵌入在封装基板中，并且其中第二导电接触电耦合到trl管芯并且电耦合到多个天线元件中的至少第二天线元件，并且第一导电接触经由封装基板中的导电路径电耦合到电力平面。

示例49可以包括示例48的主题，并且还可以指定多个天线元件中的第一天线元件和多个天线元件中的第二天线元件是相同的天线元件。

示例50可以包括示例48的主题，并且还可以指定多个天线元件中的第一天线元件和多个天线元件中的第二天线元件是不同的天线元件。

示例51可以包括示例31的主题，并且还可以包括：电路板，其中电路板电耦合到封装基板的第一表面。

示例52可以包括示例31-51中的任一项的主题，并且还可以指定微电子组件被包括在服务器设备中。

示例53可以包括示例31-51中的任一项的主题，并且还可以指定微电子组件被包括在便携式计算设备中。

示例54可以包括示例31-51中的任一项的主题，并且还可以指定微电子组件被包括在可穿戴计算设备中。

示例55可以包括示例31的主题，并且还可以指定将trl管芯电耦合到trc管芯的封装基板中的导电路径具有1μm到100μm的厚度。

示例56可以包括示例31的主题，并且还可以指定将trl管芯电耦合到trc管芯的封装基板中的导电路径具有10μm到40μm的厚度。

示例57可以包括示例31的主题，并且还可以指定多个天线元件要发射或接收毫米波信号。

示例58可以包括示例31的主题，并且还可以指定多个天线元件是单层天线阵列。

示例59可以包括示例31的主题，并且还可以指定多个天线元件包括：第一层天线元件；以及第二层天线元件，其中第二层天线元件通过电介质层与第一层天线元件分离。

示例60可以包括示例59的主题，并且还可以指定第一层天线元件电容地耦合到第二层天线元件。

示例61是一种制造微电子组件的方法，包括：形成封装基板部分，其中封装基板部分具有带有顶部导电接触的顶表面和具有底部导电接触的相对的底表面；在封装基板部分的顶表面上形成导电层，其中导电层包括腔；将发射器/接收器链（trc）管芯放置在腔中，其中trc管芯具有带有第一导电接触的第一表面和带有第二导电接触的相对的第二表面；在管芯的第一导电接触和封装基板部分的顶部导电接触之间形成第一互连；在封装基板部分的顶表面上形成附加累积层；形成多个天线元件，其中多个天线元件在最上面的累积层上并且其中多个天线元件中的至少一个天线元件电耦合到trc管芯；以及将发射器/接收器逻辑（trl）管芯电耦合到封装基板部分的底表面并且电耦合到trl管芯。

示例62可以包括示例61的主题，并且还可以指定形成导电层包括：在封装基板部分的顶表面上沉积光致抗蚀剂层；在光致抗蚀剂层中形成开口；在开口中沉积导电材料；以及去除光致抗蚀剂层。

示例63可以包括示例62的主题，并且还可以指定形成导电层还包括：在沉积光致抗蚀剂层之前，在封装基板部分的顶表面上沉积晶种层。

示例64可以包括示例61的主题，并且还可以指定将trc管芯放置在腔中包括：在trc管芯耦合到载体的时将trc管芯定位在腔中；以及移除载体。

示例65可以包括示例61的主题，并且还可以指定将trl管芯电耦合到封装基板部分的底表面包括：在封装基板部分的底表面上形成第二级互连。

示例66可以包括示例61的主题，并且还可以指定形成多个天线元件包括：形成第一层天线元件；形成电介质层；以及形成第二层天线元件，其中第二层天线元件通过电介质层与第一层天线元件分离。

示例67可以包括示例61的主题，并且还可以指定trc管芯包括：放大器。

示例68可以包括示例61的主题，并且还可以指定trl管芯包括：逻辑电路；调制解调器；以及移相器。