具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法与流程

本公开属于半导体器件技术领域，涉及一种具有csl输运层的sic沟槽结势垒肖特基二极管(trench-jbs)及其制作方法，尤其涉及一种在trench之间(正向电流沟道)及p⁺⁺注入下方进行n型离子注入，实现具有n⁺csl输运层的sictjbs结构。

背景技术：

碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以sic材料制作的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。

在sic的二极管中，沟槽结势垒肖特基二极管，是在结势垒肖特基结构(jbs)的基础上，利用沟槽结构将pn结势垒进一步推向器件内部，充分降低高反向阻断电压下器件表面肖特基势垒降低效应，排除反向漏电流对最高阻断电压的限制。在高速、高耐压的sic二极管领域具有很大的优势。然而在引入trench结构的同时，导电沟道的长度较之jbs结构进一步加长，使得正向电阻增加，同样正向电压下正向电流降低。因此传统tjbs结构在提升反向阻断能力的同时牺牲了正向导通电阻。

公开内容

(一)要解决的技术问题

本公开针对传统tjbs结构正向导通电阻较大的情况，提出一种改良了正向特性的具有csl输运层的sic沟槽结势垒肖特基二极管及其制作方法。

(二)技术方案

本公开提供了一种sic沟槽结势垒肖特基二极管，包括：n⁺⁺-sic衬底；n^--sic外延层，形成于所述n⁺⁺-sic衬底正面；所述n⁺-sic衬底背面设有n型欧姆接触；还包括：csl电流输运层，形成于所述n^--sic外延层上，包括：多个第一csl电流输运层和多个第二csl电流输运层，所述第一csl电流输运层和第二csl电流输运层相间排列；第一csl电流输运层上有选择性p⁺⁺-sic区域环，p⁺⁺-sic区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二csl电流输运层上直接是肖特基接触电极；肖特基接触电极外围设有多个p⁺-sic保护环和一个n⁺场截止环；肖特基接触电极边缘设有sio2钝化层；在sio2钝化层上方设有场板。

在本公开的一些实施例中，所述的csl电流输运层的掺杂浓度为8e16cm^-3-1e18cm^-3之间，注入深度大于0.5um，小于n^--sic外延层厚度；和/或，多个第一csl电流输运层、第二csl电流输运层和n⁺场截止环一起注入形成。

在本公开的一些实施例中，所述凹槽结构的槽宽为1um-8um之间，槽间距为1um-10um之间，槽深为0.5um-1um之间。

在本公开的一些实施例中，所述p⁺⁺-sic区域环的掺杂浓度高于p⁺-sic区域环和第一csl电流输运层的掺杂浓度；和/或，肖特基接触电极由mo、al或者更低势垒金属形成。

本公开提供了一种sic沟槽结势垒肖特基二极管的制作方法，该制作方法包括：提供n⁺-sic衬底，在n⁺-sic衬底正面生长n^--sic外延层，在n^--sic外延层上选择性刻蚀凹槽；在n^--sic外延层上制作csl电流输运层及n⁺场截止环；在n--sic外延层上，凹槽下方注入形成p⁺⁺区域和p⁺场限环区域；n+-sic衬底背面形成背面欧姆接触；在n--sic外延层表面淀积sio2并形成肖特基窗口，形成肖特基接触电极和场板，并生长封装加厚金属。

在本公开的一些实施例中，所述在n⁺-sic衬底正面生长n^--sic外延层包括：在掺杂浓度为10¹⁸～10¹⁹cm^-3水平的n⁺-sic衬底正面利用cvd工艺外延n^--sic层；所述n^--sic外延层掺杂水平为5×10¹⁵cm^-3～2×10¹⁶cm^-3，厚度为5～100μm。

在本公开的一些实施例中，所述在n^--sic外延层上选择性刻蚀凹槽包括：采用sio2、si3n4等掩膜材料，光刻图形化并干法刻蚀出选择性凹槽窗口，采用干法刻蚀工艺形成选择性凹槽结构，使用的刻蚀气体为hbr、cl2、sf6、o2中的一种或混合。

在本公开的一些实施例中，所述在n^--sic外延层上制作csl电流输运层及n⁺场截止环包括：在n^--sic外延层上制作绝缘介质作为n离子注入的阻挡层；在温度200℃～500℃时进行n离子进行注入；所述n离子能量为40kev～550kev之间的任意组合；所述n离子能量的注入总剂量为4×10¹²cm^-2～1×10¹⁴cm^-2之间；在惰性气体氛围中进行n离子注入后的高温激活退火，激活退火的温度范围为1300℃～1700℃，形成csl电流输运层及n⁺场截止环。

在本公开的一些实施例中，在n^--sic外延层上一次注入形成p⁺⁺区域和p⁺场限环区域，包括：采用绝缘介质材料，制作选择性离子注入掩蔽层；在温度200℃～500℃时进行al离子进行注入；所述p⁺⁺-区域注入离子为al离子，注入能量为50kev～450kev，注入的总注入剂量为1×10¹⁴cm^-2～1×10¹⁵cm^-2之间；所述p⁺场限环区域注入离子为al离子，注入能量为50kev～450kev，注入的总注入剂量为1×10¹⁴cm^-2～8×10¹⁴cm^-2之间；在惰性气体氛围中进行高温激活退火，形成p⁺⁺区域和p⁺场限环区域。

在本公开的一些实施例中，所述n⁺-sic衬底背面形成背面欧姆接触；包括：在n⁺⁺-sic衬底上背面生长ni金属；在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成n⁺-sic的欧姆接触。

(三)有益效果

从上述技术方案可以看出，本公开具有以下有益效果：

(1)采用jbs凹槽结构加csl输运层结构，可灵活地选择势垒低的金属作为肖特基接触，在大幅度提高正向导通能力的同时，而不用担心反向漏电流会增加；

(2)由于采用一次n型离子注入工艺形成多个第一、第二csl电流输运层结构和n⁺场截止环，降低了工艺的复杂度，减小了两次或多次离子注入工艺引入不利影响因素的可能性；

(3)器件正向工作时，肖特基金属下方的csl输运层结构可大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性；同时，凹槽及p⁺⁺-sic区域环下方的csl输运层结构配合高浓度的p⁺⁺-sic区域环，相当于n⁺-sic区域保护环，可有效分散p⁺⁺-sic区域环边缘的电场分布，在反向击穿时起到良好保护作用。

附图说明

图1为本公开具有csl输运层的sic沟槽结势垒肖特基二极管的剖面图；

图2至图9为本公开具有csl输运层的sic沟槽结势垒肖特基二极管制作方法各步骤的示意图；图2的(a)显示了n⁺-sic衬示，图2的(b)显示了n⁺-sic衬底正面生长n^--sic外延层；图3的(a)显示了n^--sic外延层上淀积sio2层，图3的(b)显示了在n^--sic外延层上选择性刻蚀凹槽；图4的(a)显示了腐蚀去除csl电流输运层及n⁺场截止环窗口上面的sio2，图4的(b)显示了形成csl电流输运层及n⁺场截止环；图5的(a)显示了在n^--sic外延层上再次淀积sio2层作为离子注入掩膜，图5的(b)显示了形成p⁺⁺区域选择性注入窗口；图6的(a)显示了在n^--sic外延层上再次淀积sio2层作为离子注入掩膜，图6的(b)显示了形成p⁺场限环区域选择性注入窗口；

图10为本公开具有csl输运层的sic沟槽结势垒肖特基二极管制作方法的流程图。

具体实施方式

本公开具有csl输运层的sic肖特基二极管不仅采用凹槽技术加上p++深注入的综合技术降低芯片表面电场，减小肖特基势垒的降低效应，抑制漏电流，并在此基础上优化配合csl传输层结构大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性，在反向击穿特性不受影响下的情况下，获得高温大电流sic电力电子器件，工艺简单、可重复，可应用于“高效、节能”的新能源车、城市轨道交通、光伏、风电、工业电机等领域。

下面将结合实施例和实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

本公开实施例提供了一种具有csl输运层的sic沟槽结势垒肖特基二极管的结构图，如图1所示，sic沟槽结势垒肖特基二极管包括：n⁺-sic衬底、n^--sic外延层、n型欧姆接触层、csl电流输运层、p⁺⁺-sic区域环、p⁺-sic保护环、n⁺场截止环、肖特基接触电极、sio2钝化层和场板。

n^--sic外延层形成于n⁺-sic衬底正面，所述n型欧姆接触层形成于n⁺-sic衬底背面。

csl电流输运层形成于所述n^--sic外延层上，包括两部分：多个第一csl电流输运层和多个第二csl电流输运层，第一csl电流输运层和第二csl电流输运层相间排列。

第一csl电流输运层上有选择性p⁺⁺-sic区域环，p⁺⁺-sic区域环上是与之对应的若干间距的凹槽，凹槽结构上有肖特基接触电极。第二csl电流输运层上直接是肖特基接触电极。

肖特基接触电极外围设有多个p⁺-sic保护环和一个n⁺场截止环。

肖特基接触电极边缘的设有sio2钝化层，sio2钝化层覆盖多个p⁺-sic保护环和一个n⁺场截止环。在sio2钝化层上方设有场板。

本公开施例的具有csl输运层的sic沟槽结势垒肖特基二极管，所述n--sic外延层上有两部分csl电流输运层都可有效扩展大电流，优化电流导通路径，防止大电流拥挤效应和提升大电流导通能力；第一csl电流输运层上有选择性p⁺⁺-sic区域环，p⁺⁺-sic区域环上是与之对应的若干间距的凹槽，作为降低肖特基界面处电场的p⁺⁺-sic加凹槽复合保护结构；所述csl电流输运层和凹槽结构上有肖特基接触，所述肖特基接触金属由低肖特基势垒金属形成，槽内填充低肖特基金属，降低开启电压，增加肖特基面积；所述肖特基接触的外围设有多个p⁺-sic保护环，作为该二极管器件的终端保护结构。

所述的csl电流输运层，器件正向工作时，第一csl电流输运层和第二csl电流输运层可大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性；器件反向工作时，凹槽结构和p⁺⁺-sic区域环相结合，可降低器件表面势垒降低效应；同时，所述p⁺⁺-sic区域环下面有与之对应的第一csl电流输运层(相当于n⁺-sic区域保护环)，可有效分散p⁺-sic区域环边缘的电场分布，在反向击穿时起到良好保护作用。

本公开另一实施例提供了一种具有csl输运层的sic沟槽结势垒肖特基二极管的制作方法，如图10所示，该制作方法包括如下步骤：

提供n⁺-sic衬底，在n⁺-sic衬底正面生长n^--sic外延层，在n^--sic外延层上选择性刻蚀凹槽。

在n^--sic外延层上制作csl电流输运层及n⁺场截止环

在n^--sic外延层上，形成p⁺场限环区域和具有凹槽的p⁺⁺区域。

n⁺-sic衬底背面形成背面欧姆接触，

在n^--sic外延层表面淀积sio2并形成肖特基窗口，形成肖特基接触电极和场板，并生长封装加厚金属。

具体来说，上述制作方法包括：

步骤1：提供n⁺-sic衬底，如图2的(a)所示，在n⁺-sic衬底正面生长n^--sic外延层，如图2的(b)所示。

在掺杂浓度为10¹⁸～10¹⁹cm^-3水平的n⁺-sic衬底正面利用cvd工艺外延n^--sic层，所述n^--sic外延层掺杂水平为5×10¹⁵cm^-3～2×10¹⁶cm^-3，厚度为5～100μm，优选地，其掺杂水平为1×10¹⁶cm^-3，厚度为11um。

步骤2：在n^--sic外延层上选择性刻蚀凹槽，如图3所示。

如图3的(a)所示，在n^--sic外延层上淀积sio2层。优选的，使用pecvd工艺对sio2层进行淀积。优选的，sio2层的厚度为

随后，如图3的(b)所示，在sio2层上旋涂光刻胶，通过光刻和干法刻蚀sio2技术，实现在n^--sic外延层上选择性刻蚀凹槽，凹槽深度为1μm。所述凹槽槽宽1um-8um之间，槽间距1um-10um之间，槽深0.5um-1um之间。采用sio2、si3n4等掩膜材料，先光刻图形化并干法刻蚀出选择性凹槽窗口，采用干法刻蚀工艺形成选择性凹槽结构，使用的刻蚀气体为hbr、cl2中的一种或任意混合物，必要时还可以添加sf6、o2等气体。

步骤3：在n^--sic外延层上制作csl电流输运层及n⁺场截止环，如图4所示。

如图4的(a)所示，在完成n^--sic外延层上选择性刻蚀凹槽后，采用光刻技术，腐蚀去除csl电流输运层及n⁺场截止环窗口上面的sio2。

如图4的(b)所示，留下的sio2作为离子注入掩膜，在温度500℃的环境中，进行不同能量和剂量组合的n离子箱型注入，形成csl电流输运层及n⁺场截止环，掺杂浓度为8e16cm^-3，注入深度为1μm。

具体来说，先在n^--sic外延层上制作绝缘介质sio2作为n离子注入的阻挡层。

在温度200℃～500℃时进行n离子进行注入。

所述的n离子能量为40kev～550kev之间的任意组合；所述能量的注入总剂量为4×10¹²cm^-2～1×10¹⁴cm^-2之间。

在惰性气体氛围中进行n离子注入后的高温激活退火，激活退火的温度范围为1300℃～1700℃，形成n⁺-siccsl电流输运层及场截止环。

步骤4：在n--sic外延层上，凹槽下方注入形成p++区域和p⁺场限环区域。

如图5的(a)所示，在n^--sic外延层上再次淀积sio2层作为离子注入掩膜。优选的，使用pecvd工艺对sio2层进行淀积，厚度为

随后，如图5的(b)所示，在sio2层上旋涂光刻胶，通过光刻和干法刻蚀sio2技术，形成p⁺⁺区域选择性注入窗口，在温度500℃的环境中，进行不同能量和剂量组合的al离子箱型注入，掺杂浓度为2e19cm^-3，注入深度为0.5μm。

如图6的(a)所示，在n^--sic外延层上再次淀积sio2层作为离子注入掩膜。优选的，使用pecvd工艺对sio2层进行淀积，厚度为

随后，如图6的(b)所示，在sio2层上旋涂光刻胶，通过光刻和干法刻蚀sio2技术，形成p⁺场限环区域选择性注入窗口，在温度500℃的环境中，进行不同能量和剂量组合的al离子箱型注入，掺杂浓度为8e18cm^-3，注入深度为0.5μm。

最后，完成本次离子注入后进行激活退火，用于激活步骤3、步骤4、步骤5中离子注入区域，激活退火温度为1700℃，时间为30min。

本步骤也可以n^--sic外延层上一次注入形成p⁺⁺区域和p⁺场限环区域，包括：

采用绝缘介质材料，制作选择性离子注入掩蔽层，绝缘介质材料可以是sio2、多晶硅、非晶硅中的一种或多种；

在温度200℃～500℃时进行al离子进行注入；

所述p⁺⁺-sic区域环注入离子为al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×10¹⁴cm^-2～1×10¹⁵em^-2之间。

所述p⁺-sic保护环注入离子为al离子，所述的注入能量为50kev～450kev；所述注入的总注入剂量为1×10¹⁴cm^-2～8×10¹⁴cm^-2之间。

在惰性气体氛围中进行al离子注入后的高温激活退火，激活退火的温度范围为1600℃～1850℃，形成p⁺⁺-sic区域环和多个p+-sic保护环。

步骤5：n⁺-sic衬底背面形成背面欧姆接触，如图7所示。

通过溅射技术在n⁺-sic衬底背面生长ni金属，厚度利用快速热退火工艺，在900℃～1000℃温度范围内，在真空环境或惰性气体氛围中进行快速热退火，形成n⁺-sic的欧姆接触。优选地，在氮气氛围中，950℃温度下，进行5min的快速热退火，以形成欧姆接触。

步骤6：在n^--sic外延层表面淀积sio2，形成肖特基窗口，如图8所示。

利用热氧化工艺在sio2上生长的sio2，再利用pecvd工艺在样品表面淀积厚度为的sio2。采用光刻技术，腐蚀sio2开孔，留出肖特基窗口。

步骤7：形成肖特基接触电极和场板，并生长封装加厚金属，如图9所示。

生长肖特基金属ti，厚度利用快速热退火工艺，在氮气氛围中，500℃温度下，进行5min的快速热退火，形成肖特基接触电极和场板。最后，采用金属蒸发工艺生长4μm封装加厚金属al。

所述肖特基金属和封装加厚金属也可以都为al金属，肖特基金属2000a，封装加厚4μm。

在本公开实施例的制备方法中，所述的csl电流输运层，不是采用外延方式形成，而是采用n型离子注入方式形成，包括n离子和p离子注入，从肖特基极、凹槽及p⁺⁺-sic区域环往下采用高斯注入分布形式，最高浓度不超过衬底浓度的20倍，掺杂浓度优选为8e16cm^-3-1e18cm^-3之间；注入深度大于0.5um以上，小于n--sic外延层厚度。

所述n⁺场截止环与csl电流输运层一起注入形成，无需增加另外工艺，工艺简单，可重复。所述p⁺⁺-sic区域环不是与p⁺-sic保护环一起注入形成，其掺杂浓度高于p⁺-sic保护环，同时其掺杂浓度也必须高于p⁺⁺-sic区域环下面与之对应的第一csl电流输运层的掺杂浓度。

所述肖特基接触采用低势垒肖特基金属低温退火工艺形成，其金属可由mo、al或者更低势垒金属形成，其导通电压约为0.8v或者0.8v以下。所述低温退火工艺可使金属与sic的接触介于肖特基接触和欧姆接触之间，偏向于肖特基接触的类肖特基接触，这样可以大幅度提高正向导通能力，由于有凹槽的存在，可以大幅度降低sic表面电场，器件的反向截止能力也能够得到保障，其低温退火工艺的温度范围为400-900度，时间为2min-30min。

至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开有了清楚的认识。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

(1)实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围；

(2)上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。