半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展，平面晶体管的栅极尺寸越来越小，从而栅极对沟道电流的控制能力变弱，容易产生短沟道效应，造成漏电流问题，进而影响半导体器件的电学性能。

为了进一步缩小器件尺寸、提高器件密度，在鳍式场效应晶体管的基础上，引入了高k金属栅晶体管，即以高k介质材料作为栅介质层，以金属材料作为栅极。所述高k金属栅晶体管采用后栅(gatelast)工艺形成，其中一种后栅工艺是在去除伪栅极氧化层和伪栅极层后，以此形成栅极沟槽，再于栅极沟槽的内壁表面形成高k介质材料的栅介质层。

然而，无论是平面式的mos晶体管还是鳍式场效应晶体管构成的半导体器件的电学性能和良率仍有待提高。

技术实现要素：

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在基底上形成介质层，介质层内具有贯穿介质层的第一开口，第一开口暴露出部分基底表面。在第一开口底部形成界面层；形成界面层后，在第一开口侧壁和界面层表面形成栅介质层；在所述第一开口内形成位于栅介质层表面的调节功函数层；在所述第一开口内形成位于调节功函数层表面的阻挡层；在所述介质层上和第一开口内形成位于阻挡层表面的牺牲层；形成牺牲层之后，对栅介质层进行退火处理；退火处理后，去除牺牲层；去除牺牲层后，在阻挡层表面形成栅电极层，栅电极层填充满第一开口。

可选的，所述牺牲层的材料包括无定型硅，非晶硅。

可选的，所述阻挡层的材料包括tan、ta及其组合。

可选的，阻挡层的厚度为10埃～20埃。

可选的，所述调节功函数层的材料为tin或tan。

可选的，退火处理包括激光退火或尖峰退火。

可选的，所述退火处理的参数包括：所述退火处理的温度范围为800摄氏度～1100摄氏度，所述退火处理的时间为5秒～100秒，所述退火处理的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

可选的，所述栅介质层的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

可选的，所述界面层的材料为氧化硅或氮氧化硅。

可选的，所述基底包括：半导体衬底，位于半导体衬底表面的若干鳍部；位于半导体衬底表面的隔离层，所述隔离层覆盖部分鳍部的侧墙，且所述隔离层表面低于所述鳍部的顶部表面。

可选的，所述第一开口横跨所述鳍部，且所述第一开口暴露出部分鳍部侧壁和顶部表面。

可选的，所述界面层形成于第一开口暴露出的鳍部的部分侧壁和部分顶部表面。

可选的，所述鳍部的材料包括单晶硅、锗或硅锗。

可选的，所述第一开口的形成方法包括：在基底表面形成第一伪栅结构，所述第一伪栅结构包括第一伪栅介质层和位于第一伪栅介质层表面的第一伪栅极层；在所述基底表面形成介质层，所述介质层的表面与所述第一伪栅结构的顶部表面齐平；去除所述第一伪栅结构，在介质层内形成第一开口。

可选的，还包括：在形成介质层之前，在所述第一伪栅结构两侧的基底内形成第一源漏掺杂区。

可选的，还包括：去除所述牺牲层后，形成栅电极层之前，在所述阻挡层表面形成主功函数层。

可选的，所述介质层中还具有第二开口、第三开口和第四开口，所述第二开口、第三开口和第四开口贯穿所述介质层；所述界面层还位于所述第二开口、第三开口和第四开口底部上；所述栅介质层还位于第二开口、第三开口和第四开口侧壁；所述调节功函数层还位于第二开口、第三开口和第四开口内；所述阻挡层还位于第二开口、第三开口和第四开口内；所述牺牲层第二开口、第三开口和第四开口内；所述栅电极层还位于第二开口、第三开口和第四开口内；所述主功函数层包括位于第一开口内的第一主功函数层、位于第二开口中的第二主功函数层、位于第三开口内的第三主功函数层、位于第四开口内的第四主功函数层；

形成第一主功函数层的方法包括：在所述第一开口的侧壁和底部形成第一主功函数层；形成第二主功函数层的方法包括：在所述第二开口的侧壁和底部形成第二主功函数层；形成第三主功函数层的方法包括：在所述第三开口的侧壁和底部形成第三主功函数层；形成第四主功函数层的方法包括：在所述第四开口的侧壁和底部形成第四主功函数层。

可选的，所述第一主功函数层、第二主功函数层、第三主功函数层和第四主功函数层的形成方法包括：在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第一初始功函数层；去除第一开口、第二开口和第三开口中的第一初始功函数层后，在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第二初始功函数层；去除第一开口、第二开口中的第二初始功函数层后，在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第三初始功函数层；去除第一开口中的第三初始功函数层，在所述第一开口、第二开口、第三开口和第四开口的侧壁和底部形成第四初始功函数层；

其中，所述第一主功函数层包括第一开口中的第四初始功函数层；第二主功函数层包括第二开口中的第四初始功函数层和第三初始功函数层；第三主功函数层包括第三开口中的第四初始功函数层、第三初始功函数层和第二初始功函数层；第四主功函数层包括第四开口中的第四初始功函数层、第三初始功函数层、第二初始功函数层和第一初始功函数层。

本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明提供的半导体器件的形成方法中，在调节功函数层表面形成阻挡层，形成阻挡层后再在阻挡层表面形成牺牲层；以阻挡层隔离调节功函数层和牺牲层，形成牺牲层后对栅介质层进行退火处理过程中，牺牲层不与阻挡层反应，去除牺牲层时没有残留，不会影响半导体器件的性能。同时，通过阻挡层的阻挡，退火过程中，氧离子较难进入到牺牲层中，栅介质层中的氧离子损失较少，形成较少的氧离子空穴，半导体器件的漏电流相对较小。从而提高器件的性能。

附图说明

图1至图2是一种半导体器件形成过程的结构示意图；

图3至图11是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件的性能较差。

请参考图1，提供基底100，所述基底100上具有鳍部110及隔离层101，所述隔离层101覆盖鳍部110部分侧壁；在所述基底100上形成介质层130，所述介质层130具有开口150，所述介质层130顶部表面高于鳍部110的顶部表面，所述开口150暴露出鳍部110顶部表面；在所述开口150底部暴露出的鳍部110表面形成界面层161；在所述开口150侧壁和界面层161表面形成栅介质层162，在栅介质层162表面形成调节功函数层163；在调节功函数层163表面形成牺牲层164；形成牺牲层164后，对所述栅介质层162进行退火处理。

请参考图2，退火处理后，去除牺牲层164，暴露出调节功函数层163。

后续会开口150内形成功函数结构和栅电极层。

其中，所述调节功函数层163用于调节半导体器件的阈值电压。退火工艺用于使得栅介质层162更加致密。牺牲层164用于在退火工艺中保护界面层161，避免界面层161变厚。

然而，所述牺牲层164的材料为无定型硅，所述调节功函数层163的材料为tin，tin和无定型硅反应容易生成金属硅化物，后续去除牺牲层164时，金属硅化物难以去除，会存在于调节功函数层163的表面。由于金属硅化物的存在，调节功函数层的阈值电压调节效果不佳，会造成器件的阈值电压的漂移和严重的负载效应。

同时，在退火过程中温度较高，容易驱动氧离子迁移，而牺牲层164的材料为无定型硅，无定型硅容易吸附的氧离子，造成氧离子进入牺牲层164中，从而导致栅介质层162中的氧离子穿过调节功函数层163进入到牺牲层164内，栅介质层162中的氧离子含量下降，在栅介质层162中形成氧离子空穴，造成半导体器件的阈值电压增高，并导致漏电电流增大，影响半导体器件的性能。

本发明在调节功函数层表面形成阻挡层，形成阻挡层后再在阻挡层表面形成牺牲层；阻挡层隔离调节功函数层和牺牲层，且牺牲层不与阻挡层反应，去除牺牲层时没有残留，不会影响半导体器件的形成。通过阻挡层的阻挡，退火过程中，氧离子较难进入到牺牲层中，栅介质层中的氧离子损伤较少，形成较少的氧离子空穴，半导体器件的漏电流相对较小。从而提高器件的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图11是本发明一实施例中半导体器件形成过程的结构示意图。

参考图3，提供基底。

本实施例中，所述基底包括：第一区域a、第二区域b、第三区域c和第四区域d。在其他实施例中，所述基底还可以只包括：第一区域和第二区域，或所述衬底还可以只包括：第一区域、第二区域和第三区域，或衬底还可以只包括：第一区域、第二区域和第四区域。

本实施例中，所述第一区域a用于形成超低阈值电压nmos晶体管；所述第二区域b用于形成高阈值电压nmos晶体管；所述第三区域c用于形成高阈值电压pmos晶体管；所述第四区域d用于形成超低阈值电压pmos晶体管。

本实施例中，以第一区域a、第二区域b、第三区域c和第四区域d均为形成鳍式场效应晶体管为示例进行说明。在其他实施例中，第一区域a、第二区域b、第三区域c和第四区域d均用于形成平面式的mos晶体管。

本实施例中，所述基底包括：半导体衬底200和位于半导体衬底200表面的若干鳍部201。在其他实施例中，所述基底还可以为平面衬底。

本实施例中，所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅或非晶硅。所述半导体衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。

本实施例中，所述鳍部201通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部201。

本实施例中，所述鳍部201的材料为单晶硅。在其它实施例中，鳍部201的材料为单晶锗硅或者其它半导体材料。

本实施例中，所述半导体衬底200上还具有隔离层(未图示)，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层表面低于所述鳍部的顶部表面。所述隔离层的材料包括氧化硅。

继续参考图3，在所述基底上形成介质层250，所述介质层250内具有贯穿介质层的第一开口210。

所述介质层250用于实现不同晶体管之间的电隔离。

所述第一开口210的形成方法包括：在基底表面形成第一伪栅结构，所述第一伪栅结构包括第一伪栅介质层和位于第一伪栅介质层表面的第一伪栅极层；在所述基底表面形成介质层，所述介质层的表面与所述第一伪栅结构的顶部表面齐平；去除所述第一伪栅结构，在介质层内形成第一开口。

所述第一开口210的形成方法还包括：在形成介质层250之前，在所述第一伪栅结构两侧的基底内形成第一源漏掺杂区。

所述介质层250中还具有第二开口220、第三开口230和第四开口240，所述第二开口220、第三开口230和第四开口240贯穿所述介质层250。

具体的，在第一区域a、第二区域b、第三区域c和第四区域d的基底上分别对应形成第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构；在第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构两侧的基底中形成源漏掺杂区202；形成源漏掺杂区后，在所述基底中形成覆盖第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构的顶部表面的初始介质层；对所述初始介质层进行平坦化处理，暴露出所述第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构的顶部表面，形成介质层220；形成介质层220后，去除第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构，分别对应形成第一开口210、第二开口220、第三开口230和第四开口240。

所述第一开口210位于基底第一区域a上的介质层250内，所述第二开口220位于基底第二区域b上的介质层250内，所述第三开口230位于基底第三区域c上的介质层250内，所述第四开口240位于基底第四区域d上的介质层250内。

第一伪栅极结构横跨第一区域a表面的鳍部201，覆盖第一区域a表面的鳍部201的部分顶部表面和部分侧壁表面。第二伪栅极结构横跨第二区域b表面的鳍部201，覆盖第二区域b表面的鳍部201的部分顶部表面和部分侧壁表面。第三伪栅极结构横跨第三区域c表面的鳍部201，覆盖第三区域c表面的鳍部201的部分顶部表面和部分侧壁表面。第四伪栅极结构横跨第四区域d表面的鳍部201，覆盖第四区域d表面的鳍部201的部分顶部表面和部分侧壁表面。

第一伪栅极结构包括横跨第一区域a表面的鳍部201的第一伪栅介质层和位于对第一伪栅介质层表面的第一伪栅极层；第二伪栅极结构包括横跨第二区域b表面的鳍部201的第二伪栅介质层和位于第二伪栅介质层表面的第二伪栅极层；第三伪栅极结构包括横跨第三区域c表面的鳍部201的第三伪栅介质层和位于对第三伪栅介质层表面的第三伪栅极层；第四伪栅极结构包括横跨第四区域d表面的鳍部201的第四伪栅介质层和位于对第四伪栅介质层表面的第四伪栅极层。

第一伪栅电极层、第二伪栅极层、第三伪栅极层和第四伪栅极层的材料为多晶硅。本实施例中，第一伪栅介质层、第二伪栅介质层、第三伪栅介质层和第四伪栅介质层的材料为氧化硅。

所述源漏掺杂区202包括位于第一伪栅极结构两侧的鳍部中的第一源漏掺杂区、位于第二伪栅极结构两侧的鳍部中的第二源漏掺杂区、位于第三伪栅极结构两侧的鳍部中的第三源漏掺杂区和位于第四伪栅极结构两侧的鳍部中的第四源漏掺杂区。

参考图4，在所述第一开口210底部形成界面层203；形成所述界面层203后，在所述第一开口210侧壁和界面层203表面形成栅介质层204。

所述界面层203用于提高所述栅介质层204与鳍部201之间的结合强度，并用于修复所述栅介质层204与鳍部201之间界面处的缺陷。

所述界面层203的形成工艺为氧化工艺，例如热氧化工艺或湿法氧化工艺。

本实施例中，所述界面层203的形成工艺为热氧化工艺。

所述界面层203的材料为氧化硅或氮氧化硅。

本实施例中，所述界面层203的材料为氧化硅；所述界面层203的厚度为10埃至15埃。所述界面层203的厚度过小时界面状态不好，界面层203厚度过厚时会使得器件阈值电压抬高，不符合器件需求。

所述栅介质层204的材料为高k(k大于3.9)介质材料，所述栅介质层204的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

本实施例中，所述栅介质层204的材料为氧化铪。

本实施例中，所述栅介质层204的厚度为10埃～40埃。

形成所述栅介质层204的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

本实施例中，形成所述栅介质层204的工艺为化学气相沉积工艺。

所述界面层203形成于第一开口210暴露出的鳍部201的部分侧壁和部分顶部表面。

所述界面层203还位于所述第二开口220、第三开口230和第四开口240底部上；具体的，所述界面层203形成于第二开口220、第三开口230和第四开口240暴露出的鳍部201的部分侧壁和部分顶部表面。

所述栅介质层204还位于第二开口220、第三开口230和第四开口240侧壁；具体的所述栅介质层204还位于第二开口220的侧壁和位于第二开口220底部的界面层203表面、第三开口230的侧壁和位于第三开口230底部的界面层203表面和第四开口240的侧壁和位于第四开口240底部的界面层203表面。

参考图5，形成所述栅介质层204后，在所述第一开口210内形成位于栅介质层204表面的调节功函数层205以及位于调节功函数层205表面的阻挡层206。

所述调节功函数层205用于保护所述栅介质层204，避免后续主功函数层、栅极层的材料向所述栅介质层204内扩散，从而保证栅介质层204的介电常数不易发生变化，则所形成的晶体管的阈值电压不易发生偏移。

所述调节功函数层205的材料包括tin或tan。

本实施例中，所述调节功函数层205的材料为tin；所述调节功函数的厚度为10埃～25埃。所述调节功函数层205厚度小于10埃，不能有效的保护栅介质层204，所述调节功函数层205厚度大于25埃，抬高了半导体器件的阈值电压，不利于半导体器件的性能。

所述调节功函数层205的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述阻挡层206用于后续形成主功函数层时的停止层，同时作为退火处理过程中的氧离子阻挡层206，以及后续去除牺牲层207时的保护层。

所述阻挡层206的材料包括tan、ta及其组合。

本实施例中，所述阻挡层206的材料为tan。

所述阻挡层206与后续形成的第一初始功函数层、第二初始功函数层、第三初始功函数层和第四初始功函数层的材料不同，使得所述阻挡层206与第一初始功函数层、第二初始功函数层、第三初始功函数层和第四初始功函数层之间具有选择性。

本实施例中，阻挡层206的厚度为10埃～20埃。调节功函数层205、阻挡层206和后续形成的主功函数层共同调节所要形成的半导体器件的阈值电压，所述阻挡层206厚度过厚，不利于半导体器件阈值电压的调节，所述阻挡层206厚度过薄，在后续作为形成主功函数层的刻蚀停止层时，会被刻蚀掉，进而无法保护调节功函数层，从而影响半导体器件的性能。

所述阻挡层206的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述调节功函数层205还位于第二开口220、第三开口230和第四开口240内；具体的所述调节功函数层205还位于第二开口220内的栅介质层204表面、第三开口230内的栅介质层204表面和第四开口240内的栅介质层204表面。

所述阻挡层206还位于第二开口220、第三开口230和第四开口240内；具体的所述阻挡层206还位于第二开口220内的调节功函数层205表面、第三开口230内的调节功函数层205表面和第四开口240内的调节功函数层205表面。

参考图6，形成所述阻挡层206后，在所述第一开口210内形成位于阻挡层206表面的牺牲层207。

所述牺牲层207第二开口220、第三开口230和第四开口240内；具体的所述牺牲层207还位于第二开口220内的阻挡层206表面、第三开口230内的阻挡层206表面和第四开口240内的阻挡层206表面。

所述牺牲层207用于在退火处理过程中保护界面层203，避免空气中的氧离子进入到界面层203下方的鳍部201中，使得界面层203的厚度变厚，从而造成器件的阈值电压漂移。

所述牺牲层207的材料包括无定型硅，非晶硅。所述牺牲层207的材料选择无定型硅，非晶硅的好处：制程简单，容易去除。

本实施例中，所述牺牲层207的材料为无定型硅。

本实施例中，所述牺牲层207的厚度为30埃～100埃。

所述牺牲层厚度过薄，退火过程中，牺牲层无法有效保护第一界面层不被氧化；所述初始牺牲层厚度过厚，造成工艺浪费。

所述牺牲层207的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

参考图7，形成所述牺牲层207之后，对所述栅介质层204进行退火处理。

退火处理用于提高栅介质层204的品质，使得栅介质层204更加致密，从而提高栅介质层204的性能。

所述退火处理包括激光退火或尖峰退火。

所述退火处理的参数包括：所述退火处理的温度范围为800摄氏度～1100摄氏度，所述退火处理的时间为5秒～100秒，所述退火处理的利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

所述退火处理采用激光退火或尖峰退火的好处包括：激光退火和尖峰退火升温过程较快，避免升温过程引起半导体器件的掺杂区域的离子有较大的扩散，提高了掺杂区域的稳定性。

退火过程中，由于牺牲层207的存在，牺牲层207的材料为无定型硅，牺牲层207与氧气反应，消耗掉了大部分的氧气，进入到鳍部201内的氧气减少，对界面层203的增厚较小，界面层203厚度相对较小，从而提高了半导体器件的性能。

同时，通过阻挡层206的阻挡，退火过程中，氧离子较难进入到牺牲层207中，栅介质层204中的氧离子损失较少，形成较少的氧离子空穴，半导体器件的漏电流相对较小。从而提高器件的性能。

参考图8，退火处理后，去除所述牺牲层207，暴露出阻挡层206。

去除牺牲层207的工艺为干法刻蚀工艺或湿法刻蚀工艺。

本实施例中，去除牺牲层207的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。

所述阻挡层206的材料为tan，牺牲层207的材料为无定型硅，二者之间没有反应生成金属硅化物，仅去除牺牲层207即可，去除工艺简单，残留少，减少了对器件功函数层的影响，从而提高了半导体器件的性能。

去除牺牲层207后，在所述第一开口210内形成栅电极层，所述栅电极层217填充满所述第一开口210。

本实施例中还包括：去除所述牺牲层207后，形成栅电极层217之前，在所述阻挡层206表面形成主功函数层。

所述主功函数层包括位于第一开口210内的第一主功函数层、位于第二开口220中的第二主功函数层、位于第三开口230内的第三主功函数层、位于第四开口240内的第四主功函数层。

参考图9，去除所述牺牲层207后，在所述第一开口210侧壁和底部的阻挡层206表面第一主功函数层。

相应的，在所述第二开口220侧壁和底部的阻挡层206表面第二主功函数层；在所述第三开口230侧壁和底部的阻挡层206表面第三主功函数层；在所述第四开口240侧壁和底部的阻挡层206表面第四主功函数层。

本实施例中，本实施例中，所述第一主功函数层、第二主功函数层、第三主功函数层和第四主功函数层的形成方法包括：在所述第一开口210、第二开口220、第三开口230和第四开口240的侧壁和底部形成第一初始功函数层211；去除第一开口210、第二开口220和第三开口230中的第一初始功函数层211后，在所述第一开口210、第二开口220、第三开口230和第四开口240的侧壁和底部形成第二初始功函数层212；去除第一开口210、第二开口220中的第二初始功函数层212后，在所述第一开口210、第二开口220、第三开口230和第四开口240的侧壁和底部形成第三初始功函数层213；去除第一开口210中的第三初始功函数层213，在所述第一开口210、第二开口220、第三开口230和第四开口240的侧壁和底部形成第四初始功函数层214。

本实施例中，所述第一区域a用于形成超低阈值电压nmos晶体管；所述第二区域b用于形成高阈值电压nmos晶体管；所述第三区域c用于形成高阈值电压pmos晶体管；所述第四区域d用于形成超低阈值电压pmos晶体管。

本实施例中，所述第一初始功函数层211、第二初始功函数层212、第三初始功函数层213的材料为p型功函数层；所述第四初始功函数层214为n型功函数层。

所述第一初始功函数层211、第二初始功函数层212、第三初始功函数层的材料包括：氮化钛、碳化钽、氮化钼或氮化钽。

所述第四初始功函数层214的材料包括：tac、ti、al或tial。

本实施例中，所述第一初始功函数层211、第二初始功函数层2122、第三初始功函数层的材料为氮化钛，所述第四初始功函数层214的材料为tial。

其中，所述第一主功函数层包括位于第一开口210内的第四初始功函数层214；第二主功函数层包括位于第二开口220内的第四初始功函数层214和第三初始功函数层213；第三主功函数层包括位于第三开口230内的第四初始功函数层214、第三初始功函数层213和第二初始功函数层212；第四主功函数层包括位于第四开口240内的第四初始功函数层214、第三初始功函数层213、第二初始功函数层212和第一初始功函数层211。

参考图10，形成主功函数层后，在所述主功函数层表面形成栅电极材料层216。

形成栅电极材料层216的工艺包括：等离子体化学气相沉积工艺、低压化学气相沉积工艺、电镀工艺或溅射工艺。

所述栅电极材料层216的材料为金属材料，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。

所述栅电极材料层216的形成工艺为物理气相沉积工艺和电镀工艺中的一种或两种组合。本实施例中所述栅电极材料层的形成工艺为物理气相沉积工艺。

参考图11，形成栅电极材料层216后，平坦化所述栅电极材料层216、阻挡层206、调节功函数层205、栅介质层204，直至露出介质层250的顶部表面，形成栅电极层217，所述栅电极层217填充满所述第一开口210。

本实施例中，平坦化所述栅电极材料层216、阻挡层206、调节功函数层205、栅介质层204、第一初始功函数层211、第二初始功函数层212、第三初始功函数层213、和第四初始功函数层214，直至暴露出介质层250的顶部表面，形成栅电极层217。

所述栅电极层217还位于第二开口220、第三开口230和第四开口240内，填充满所述第二开口220、第三开口230和第四开口240。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。