一种芯片封装结构及其封装方法与流程

本申请涉及半导体封装技术领域，尤其涉及一种芯片封装结构及封装方法。

背景技术：

微波射频芯片是无线通讯领域的核心技术，是国际芯片设计领域公认的最难设计的集成电路品种。在所有的手机中，大约一半的芯片成本来源于微波射频芯片。

目前，常见的微波射频芯片的封装结构大多为单芯片封装结构，再通过表面贴装技术(surfacemountedtechnology，smt)在印刷线路板上实现模块化功能，其电磁屏蔽的功能也是通过smt工序上贴装金属屏蔽罩的方式实现。这种封装结构都是通过基板进行散热，然而现有基板的导热性能较差，从而导致微波射频芯片的单芯片封装结构的散热性能较差。而且，该封装结构的磁屏蔽方式不利于在芯片封装结构中集成其它射频模块，其集成度较低，伴随着电子产品的发展，这一封装结构不能满足电子产品尤其移动终端产品小型化的发展要求。

技术实现要素：

有鉴于此，本申请提供了一种芯片封装结构及其封装方法，以提高封装结构的散热性能和集成度。

为了解决上述技术问题，本申请采用了如下技术方案：

一种芯片封装结构，包括：

芯片槽体，所述芯片槽体包括金属基板以及依次位于金属基板第一表面上的第一粘合层和第一芯片槽基板；所述第一芯片槽基板上设置有与第一芯片尺寸匹配的第一芯片槽；所述第一粘合层上设置有与第一芯片槽尺寸匹配的第一开槽结构；

设置于所述第一芯片槽和第一开槽结构内表面上的第一金属层；

设置于所述第一金属层上的第一芯片；所述第一芯片与所述金属基板之间电连接；

以及设置于所述第一芯片槽基板背离所述金属基板的表面上的第一层压介质层，所述第一层压介质层用于包覆所述第一芯片。

可选地，所述层压叠层芯片槽体还包括：

依次位于金属基板第二表面上的第二粘合层和第二芯片槽基板；其中，所述金属基板第一表面与所述金属基板第二表面相对；所述第二粘合层上设置有与第二芯片槽尺寸匹配的第二开槽结构，所述第二芯片槽基板上设置有与第二芯片尺寸匹配的第二芯片槽；

所述封装结构还包括：

设置于所述第二芯片槽和第二开槽结构内表面上的第二金属层；

设置于所述第二金属层上的第二芯片；所述第二芯片与所述金属基板之间电连接；

以及设置于所述第二芯片槽基板背离所述金属基板的表面上的第二层压介质层，所述第二层压介质层用于包覆所述第二芯片。

可选地，所述封装结构还包括：贯穿所述第一层压介质层、芯片槽体以及第二层压介质层上下表面的互连通孔，所述互连通孔位于所述第一芯片槽和所述第二芯片槽的外围，所述互连通孔内填充有金属互连线。

可选地，所述金属互连线为同轴互连线。

可选地，所述封装结构还包括：

设置于所述第一层压介质层上的第一线路层，以及设置于所述第二层压介质层上的第二线路层；所述互连通孔与所述第一线路层和所述第二线路层电连接。

可选地，所述封装结构还包括：

形成于所述第一线路层上的第一阻焊层，以及形成于所述第二线路层上的第二阻焊层，所述第一阻焊层和所述第二阻焊层上根据电连接需求在不同位置处设置有开窗。

可选地，所述封装结构还包括：

通过倒装焊接方式设置于第一阻焊层开窗位置处的第三芯片，所述第三芯片与所述第一芯片电连接。

可选地，所述封装结构还包括：设置于第二阻焊层开窗位置处的电连接结构，所述电连接结构用于与外部电路电连接，不同电连接结构之间通过所述第二阻焊层相隔离。

一种芯片封装方法，包括：

通过层压压合工艺形成芯片槽体，所述微波射频槽体至少包括金属基板以及依次位于金属基板第一表面上的第一粘合层和第一芯片槽基板；所述第一芯片槽基板上设置有与第一芯片尺寸匹配的第一芯片槽；所述第一粘合层上设置有与第一芯片槽尺寸匹配的第一开槽结构，

在所述第一芯片槽和第一开槽结构内表面上形成第一金属层；

在所述第一金属层上形成第一芯片，所述第一芯片与所述金属基板之间电连接；

在所述第一芯片槽基板背离所述金属基板的表面上形成用于包覆所述第一芯片的第一层压介质层。

可选地，所述微波射频槽体还包括：依次位于金属基板第二表面上的第二粘合层和第二芯片槽基板；其中，所述金属基板第一表面与所述金属基板第二表面相对；所述第二粘合层上形成有与第二芯片槽尺寸匹配的第二开槽结构，所述第二芯片槽基板上形成有与第二芯片尺寸匹配的第二芯片槽；

所述通过层压压合工艺形成芯片槽体之后，还包括：

在所述第二芯片槽和第二开槽结构内表面上形成第二金属层；

在所述第二金属层上形成第二芯片，所述第二芯片与所述金属基板之间电连接；

在所述第二芯片槽基板背离所述金属基板的表面上形成用于包覆所述第二芯片的第二层压介质层。

相较于现有技术，本申请具有以下有益效果：

基于以上技术方案可知，本申请实施例提供的芯片封装结构中，金属基板作为第一芯片槽基板和第二芯片槽基板的芯板，因此，金属基板可以直接作为第一、第二芯片的散热板，因金属基板具有良好的导热性能，因此，金属基板能够为第一、第二芯片提供良好的散热通道，提高封装结构的散热性能。而且，在该封装结构中，通过设置在芯片槽体内的金属层以及设置于芯片槽基板背离所述金属基板的表面上的层压介质层形成了对第一、第二芯片的全包裹结构，实现了第一、第二芯片很好的磁屏蔽效果，从而提高了封装结构的电磁屏蔽性能。因该封装结构对单个芯片实现了很好的磁屏蔽效果，因此，在该封装结构中可以集成其它射频模块，因此，该封装结构可以实现很高的集成度，有利于满足电子产品尤其移动终端产品小型化的发展要求。

附图说明

为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例。

图1是本申请实施例提供的芯片封装结构示意图；

图2是本申请实施例提供的芯片封装方法流程示意图；

图3a至图3k为本申请实施例提供的芯片封装方法中一系列制程对应的结构示意图。

附图标记说明：

101：金属基板，1011：塞孔树脂，

102：第一粘合层，1021：第一开槽结构，

103：第一芯片槽基板，1031：第一芯片槽，

104：第一金属层，

105：第一芯片，

106：第一层压介质层，

107：第二粘合层，1071：第二开槽结构，

108：第二芯片槽基板，1081：第二芯片槽，

109：第二金属层，

110：第二芯片，

111：第二层压介质层，

112：互连通孔，

113：金属互连线，

114：第一线路层，

115：第二线路层，

116：第一阻焊层，

117：第二阻焊层，

118：第三芯片，

119：底填胶，

120：金属焊球。

具体实施方式

如背景技术部分所述，常见的微波射频芯片的封装结构存在散热性能差和集成度低的问题，为了克服该技术问题，本申请实施例提供了一种芯片封装结构，在该封装结构中包括用于容纳微波射频芯片的芯片槽体，该槽体包括一金属基板，该金属基板作为第一芯片槽基板和第二芯片槽基板的芯板，如此，该金属基板可以直接作为微波射频芯片的散热板，因金属基板具有良好的导热性能，因此，金属基板能够为微波射频芯片提供良好的散热通道，提高封装结构的散热性能。而且，在该封装结构中，通过设置在芯片槽体内的金属层以及设置于芯片槽基板背离所述金属基板的表面上的层压介质层形成了对微波射频芯片的全包裹结构，如此，微波射频芯片被埋置在槽体内，实现了微波射频芯片很好的磁屏蔽效果，从而提高了封装结构的电磁屏蔽性能。进一步地，因该封装结构对单个微波射频芯片实现了很好的磁屏蔽效果，因此，在该封装结构中可以集成其它射频模块，因此，该封装结构可以实现很高的集成度，有利于满足电子产品尤其移动终端产品小型化的发展要求。

下面结合附图对本申请实施例提供的芯片封装结构的具体实施方式进行详细描述。

请参见图1，本申请实施例提供的微波射频芯片的封装结构包括：

芯片槽体，该芯片槽体包括金属基板101以及依次位于金属基板101第一表面上的第一粘合层102和第一芯片槽基板103；该第一芯片槽基板103上设置有与第一芯片尺寸匹配的第一芯片槽1031；该第一粘合层102上设置有与第一芯片槽尺寸匹配的第一开槽结构1021，

设置于该第一芯片槽1031和第一开槽结构1021内表面上的第一金属层104；

设置于该第一金属层104上的第一芯片105；该第一芯片105与该金属基板101之间电连接；

以及设置于该第一芯片槽基板103背离该金属基板101的表面上的第一层压介质层106，该第一层压介质层106用于包覆该第一芯片105。

需要说明，在本申请实施例中，第一芯片槽1031和第一开槽结构1021的尺寸可以大于第一芯片105的尺寸，如此，第一层压介质层106也可以位于第一芯片槽1031和第一开槽结构1021与第一芯片105之间的间隙内，从而实现对第一芯片105的包裹。

此外，第一芯片105上设置有焊垫，为了实现第一芯片105与外界的信号传输，在第一层压介质层106上与第一芯片焊垫对应的位置处设置有盲孔，且该盲孔内填充有互连金属。

需要说明，在本申请实施例中，为了有利于提高封装结构的信号传输性能，金属基板101上还可以设置有树脂塞孔1011。设定该树脂塞孔1011的孔径为第一孔径。

为了提高微波射频芯片的封装结构的集成度，实现电子产品的小型化，可以在金属基板101的另一表面上也设置有用于容纳微波射频芯片的凹槽，如此，作为本申请的一可选实施例，上述芯片槽体还可以进一步包括：依次位于金属基板101第二表面上的第二粘合层107和第二芯片槽基板108；其中，该金属基板101第一表面与该金属基板第二表面相对；该第二粘合层107上设置有与第二芯片槽尺寸匹配的第二开槽结构1071，该第二芯片槽基板108上设置有与第二芯片尺寸匹配的第二芯片槽1081；

相应地，本申请实施例提供的封装结构还可以进一步包括：

设置于该第二芯片槽1081和第二开槽结构1071内表面上的第二金属层109；

设置于该第二金属层109上的第二芯片110；该第二芯片110与该金属基板101之间电连接；

以及设置于该第二芯片槽基板108背离该金属基板101的表面上的第二层压介质层111，该第二层压介质层111用于包覆该第二芯片110。

需要说明，在本申请实施例中，第二芯片槽1081和第二开槽结构1071的尺寸可以大于第二芯片110的尺寸，如此，第二层压介质层111也可以位于第二芯片槽1081和第二开槽结构1071与第二芯片110之间的间隙内，从而实现对第二芯片110的包裹。

此外，第二芯片110上设置有焊垫，为了实现第二芯片110与外界的信号传输，在第二层压介质层111上与第二芯片焊垫对应的位置处设置有盲孔，且该盲孔内填充有互连金属。

在该实施例中，金属基板101作为第一芯片槽基板103和第二芯片槽基板108的芯板，因此，金属基板101可以直接作为第一、第二芯片105和110的散热板，因金属基板101具有良好的导热性能，因此，金属基板101能够为第一、第二芯片105和110提供良好的散热通道，提高封装结构的散热性能。

而且，因每颗微波射频芯片均被设置在芯片槽体内的金属层以及设置于芯片槽基板背离该金属基板的表面上的层压介质层形成了对微波射频芯片的全包裹结构，实现了微波射频芯片很好的磁屏蔽效果。因此，在该封装结构中可以集成多颗微波射频芯片，从而实现封装结构的小型化，进而适应电子产品小型化的发展需求。

此外，为了提供信号的传输性能，作为本申请的另一可选实施例，上述封装结构还可以进一步包括：

贯穿该第一层压介质层106、芯片槽体以及第二层压介质层111上下表面的互连通孔112，该互连通孔112位于第一芯片槽1031和所述第二芯片槽1081的外围，且该互连通孔112内填充有金属互连线113，该金属互连线113用于实现第一芯片105和第二芯片110的电连接。为了更进一步提高信号的传输性能，作为一示例，该互连通孔112可以形成在预先设置在金属基板101上的树脂塞孔1011内，在该具体示例下，形成互连通孔112的过程可以包括以下步骤：在该树脂塞孔1011内钻孔，形成第二孔径的通孔，该第二孔径的通孔为互连通孔112，然后再向该第二孔径的通孔内填充金属，从而形成同轴金属互连线。利用该同轴互连线进行信号传输，有利于提高整个封装结构的信号传输性能。

需要说明，在该实施例中，通过设置在芯片槽体内部的互连通孔112，一方面实现了第一芯片105和第二芯片110的短距离互连，另一方面相对于传统的键合线(wirebond，wb)更有利于互连线阻抗匹配，从而更好地提升互连或传输性能，另外，通过在金属基板101上的大孔径的树脂塞孔1011内制作小孔径的互连孔，形成同轴互连线，更有利于提高整个封装结构的信号传输性能。

此外，本申请实施例提供的封装结构还可以包括：

设置于该第一层压介质层106上的第一线路层114，以及设置于该第二层压介质层111上的第二线路层115；

此外，为了实现第一芯片105和第二芯片110的电连接，在与第一芯片105的焊垫相对的第一层压介质层106和第一线路层114的位置处设置有盲孔，在与第二芯片110的焊垫相对的第二层压介质层111和第二线路层115的位置处也设置有盲孔，并且该盲孔内填充有互连金属，如此，通过设置于第一线路层114、第一层压介质层106以及第二层压介质层111以及第二线路层115上的盲孔、第一线路层114、第二线路层115以及互连通孔112可以实现第一芯片105和第二芯片110的电连接。

此外，本申请实施例提供的封装结构还可以包括覆盖在该第一线路层114上的第一阻焊层116，以及覆盖在该第二线路层115上的第二阻焊层117。其中，第一阻焊层116和第二阻焊层117上根据不同电连接需要设置有不同的开窗。

此外，为了最大限度地实现系统集成度和小型化，本申请实施例提供的封装结构还可以包括：通过倒装焊接方式设置于该第一阻焊层116上的第三芯片118，该第三芯片118背面上的焊垫例如金属焊球通过第一阻焊层116的开窗、第一线路层114以及第一层压介质层106上的盲孔与该第一芯片105电连接。此外，为了降低第三芯片118与第一芯片105之间的应力，延长整个封装结构的使用寿命，在第三芯片118与第一阻焊层116之间还填充有底填胶119。

作为示例，该第三芯片118可以为封装结构的驱动芯片。

此外，为了实现封装结构与外部电路的电连接，该封装结构还可以包括设置于第二阻焊层117的开窗位置处的金属焊球120，相邻不同金属焊球120之间通过第二阻焊层117相隔离。需要说明，该金属焊球120可以为bga焊球。此外，金属焊球仅是该封装结构与外部电路电连接的电连接结构的一种示例，作为本申请实施例的扩展，该电连接结构还可以为金属焊盘，例如为lga焊盘。

作为本申请的一具体示例，金属基板101可以为厚基铜板或者其它与基板工艺兼容的金属板。该金属基板101的厚度较厚，一般在100微米以上。

该金属基板101作为第一芯片槽基板103和第二芯片槽基板108的芯板，其可以直接接地，从而为第一芯片105和第二芯片110的良好接地提供可能。此外，该金属基板101具有良好的导热性能，因此，也为第一芯片105和第二芯片110提供了良好的散热通道，提高了封装结构的散热性能。

作为另一具体示例，第一粘合层102和第二粘合层107一般为印刷线路板(printedcircuitboard,pcb)用或基板用半固化片，例如可以为fr-4、bt等等。

为了避免压合形成芯片槽体时，槽体内的溢胶影响微波射频芯片的贴装，设置于第一粘合层102上的第一开槽结构尺寸稍大于第一芯片槽尺寸，设置于第二粘合层107上的第二开槽结构尺寸稍大于第二芯片槽尺寸。另外，第一开槽结构尺寸还与第一粘合层102的材料类型相关，同理，第二开槽结构尺寸也与第二粘合层107的材料类型相关。因此，第一开槽结构尺寸与第一芯片槽尺寸之间的定量关系以及第二开槽结构尺寸与第二芯片槽尺寸之间的定量关系要根据层压介质层的材料类型来确定。

第一金属层104和第二金属层109可以铜金属层，作为一示例，第一金属层104和第二金属层109可以通过基板化学镀铜在芯片槽体内表面上形成。作为另一示例，第一金属层104和第二金属层109也可以通过pvd种子层工艺以及电镀工艺在芯片槽体内表面上形成。

该第一金属层104将设置在其上的第一芯片105的背面和侧面包裹起来，第二金属层109的背面和侧面将设置在其上的第二芯片110包裹起来，从而形成微波射频芯片之间的电磁屏蔽，有利于提高封装结构的集成度。另外，该第一金属层104和第二金属层109还可以实现第一芯片105和第二芯片110的良好接地。

第一芯片105和第二芯片110可以具体为微波射频芯片，也可以为功率芯片，更具体地，第一、第二芯片105和110可以为gaas芯片。而且，第一芯片105和第二芯片110可以通过导电胶贴装或者烧结工艺实现与金属基板101的互连。

以上为本申请实施例提供的微波射频芯片封装结构的具体实现方式。该具体实现方式的封装结构具有以下功能：

1)良好接地：金属基板101可以直接接地，将两个微波射频芯片同时通过导电贴装或烧结工艺实现与金属基板互连，形成良好接地效果，另外，进一步地，采用设置在芯片槽体内表面上的第一金属层104和第二金属层109也能增强两个微波射频芯片的良好接地效果。

2)良好散热性能：金属基板101直接作为第一芯片槽基板103和第二芯片槽基板108的芯板，可以作为第一芯片105和第二芯片110的散热板，因金属基板101的导热性能较好，因此，能够更好提供散热通道，提高散热性能。

3)短距离互连和同轴互连：第一芯片105和第二芯片110直接通过板内线路实现互连，一方面可以实现短距离互连，另一方面相对于传统wb线更利于互连线阻抗匹配，从而更好提升互连或传输性能；另外，在互连通孔112可以通过设置在金属基板101上的大孔径的树脂塞孔1011内钻小孔制作，然后，再在小孔内形成同轴互连线，该同轴互连线更利于提高信号传输性能。

4)良好的电磁屏蔽：该封装结构将微波射频芯片埋置起来，实现了微波射频芯片的全包裹结构，对不同微波射频芯片(具体为上下层设置的第一芯片和第二芯片)之间实现了很好隔离屏蔽效果，提高了微波射频芯片模块的电磁屏蔽性能。

5)成本低集成度高：在封装结构的外围通过倒装焊接方式形成驱动等芯片，能够最大限度实现系统集成度和小型化，另外该封装工艺可以直接基于有机基板的工艺加工，具有低成本，适于规模化量产要求。

基于上述实施例提供的芯片封装结构，本申请实施例还提供了一种芯片封装方法。

下面结合图2至图3k对本申请实施例提供的芯片封装方法进行详细描述。

如图2所示，本申请实施例提供的芯片封装方法包括：

s201：形成芯片槽体：通过层压压合工艺形成芯片槽体，该芯片槽体自上而下依次包括第一芯片槽基板103、第一粘合层102、金属基板101、第二粘合层107和第二芯片槽基板108。

本步骤可以具体包括：

a1：将制作好的第一芯片槽基板103、第一粘合层102、金属基板101、第二粘合层107和第二芯片槽基板108按照上述顺序对位叠放在一起，形成叠层结构。

如图3a所示，在本申请实施例中，制作好的第一芯片槽基板103上设置有与第一芯片尺寸匹配的第一芯片槽1031。

制作好的该第一粘合层102上设置有与第一芯片槽尺寸匹配的第一开槽结构1021，其中，为了避免压合形成芯片槽体时，槽体内的溢胶影响第一芯片的贴装，设置于第一粘合层102上的第一开槽结构尺寸稍大于第一芯片槽尺寸，另外，第一开槽结构尺寸还与第一粘合层102的材料类型相关。

制作好的第二粘合层107上设置有与第二芯片槽尺寸匹配的第二开槽结构1071。

制作好的第二芯片槽基板108上设置有与第二芯片尺寸匹配的第二芯片槽1081；为了避免压合形成芯片槽体时，槽体内的溢胶影响第二芯片的贴装，设置于第二粘合层107上的第一开槽结构尺寸稍大于第一芯片槽尺寸，另外，第二开槽结构尺寸还与第二粘合层107的材料类型相关。

作为示例，金属基板101可以铜金属板或者其它与基板工艺兼容的金属板。该金属基板101具有较厚的厚度，一般不低于100～150微米。此外，为了后续方便互连通孔的制作，该金属基板101上可以形成有塞有树脂的大孔结构，即树脂塞孔1011，设定该树脂塞孔1011的孔径为第一孔径。

作为另一示例，第一粘合层102和第二粘合层107可以为基板用或pcb板用的半固化片。

需要说明，在本步骤a1形成的叠层结构中，第一芯片槽1031和第一开槽结构1021上下相对。第二芯片槽1081与第二开槽结构1071上下相对，如此才能将第一芯片组装在第一芯片槽1031内，将第二芯片组装在第二芯片槽1081内。

a2：采用层压压合工艺将上述叠层结构中的各层结构压合在一起，形成一整体结构。

本步骤可以具体为：采用本领域惯用的层压压合工艺将上述叠层结构中的各层结构压合在一起，形成一整体结构。该整体结构如图3b所示。

在压合过程中，第一粘合层102和第二粘合层107起到了关键性作用。该第一、第二粘合层12和17均具有粘结作用，其中，第一粘合层102的一表面能够与金属基板101的第一表面粘结在一起，另一表面能够与第一芯片槽13的下表面粘结在一起。第二粘合层107的一面能够与金属基板101的第二表面粘结在一起，另一面能够与第二芯片槽1081的下表面粘结在一起。如此，通过第一粘合层102和第二粘合层107的粘结作用，将上述各层结构粘结压合在一起，形成一整体结构。

s202：在芯片槽内形成金属层：在第一芯片槽1031和第一开槽结构1021内表面上形成第一金属层104，在第二芯片槽1081和第二开槽结构1071内表面上形成第二金属层109。

作为一示例，本步骤可以通过化学镀铜工艺分别在第一芯片槽1031和第一开槽结构1021内表面上形成第一金属层104，在第二芯片槽1081和第二开槽结构1071内表面上形成第二金属层109。

作为另一示例，本步骤还可以通过pvd种子层工艺以及电镀工艺在第一芯片槽1031和第一开槽结构1021内表面上形成第一金属层104，在第二芯片槽1081和第二开槽结构1071内表面上形成第二金属层109。

需要说明，芯片槽内表面不仅包括芯片槽的底表面，还包括芯片槽的侧面。

该步骤执行完对应的剖面结构示意图如图3c所示。

s203：第一、第二芯片贴装：在第一金属层104上形成第一芯片105，该第一芯片105与该金属基板101之间电连接；在该第二金属层109上形成第二芯片110，该第二芯片110与该金属基板101之间电连接。

本步骤可以具体为：首先在第一金属层104和第二金属层109表面上进行点导电胶或者形成其它具有导电性能的粘结层，然后，按照导电胶或者其它具有导电性能的粘结材料的工艺参数在第一金属层104上贴装上第一芯片105，在第二金属层109上贴装上第二芯片110。在贴装第一芯片105和第二芯片110时，使第一芯片105背面上的背金与第一金属层104电连接，使第二芯片110背面上的背金与第二金属层109电连接。

第一金属层104和第二金属层109均与金属基板101之间电连接，因此，第一芯片105与金属基板101之间电连接，第二芯片110与金属基板101之间电连接。

该步骤执行完对应的剖面结构示意图如图3d所示。

s204：第一、第二芯片层压埋置：在该第一芯片槽基板103背离该金属基板101的表面上形成用于包覆该第一芯片105的第一层压介质层106，在该第二芯片槽基板108背离该金属基板101的表面上形成用于包覆该第二芯片110的第二层压介质层111。

本步骤可以具体为：在贴装有第一芯片105和第二芯片110的芯片槽体的两表面上分别形成第一层压介质层106以及第二层压介质层111，从而实现第一芯片105和第二芯片110的埋置。为了实现对第一、第二芯片较好的包裹效果，用于形成第一层压介质层106和第二层压介质层111的材料具有较好的填充性能，作为示例，用于形成第一层压介质层106和第二介质层111的材料可以为pcb用或基板用半固化材料。

在本申请实施例中，第一芯片槽1031和第一开槽结构1021的尺寸可以大于第一芯片105的尺寸，如此，在压合过程中，用于形成第一层压介质层106的材料可以被挤压到第一芯片槽1031和第一开槽结构1021与第一芯片105之间的间隙内，如此，第一层压介质层106还可以包括位于第一芯片槽1031和第一开槽结构1021与第一芯片105之间的间隙内的部分，从而实现对第一芯片105的包裹。

同理，在压合过程中，用于形成第二层压介质层111的材料可以被挤压到第二芯片槽1081和第二开槽结构1071与第二芯片110之间的间隙内，如此，第二层压介质层111还可以包括位于第二芯片槽1081和第二开槽结构1071与第二芯片110之间的间隙内的部分，从而实现对第二芯片110的包裹。

该步骤执行完对应的剖面结构示意图如图3e所示。

s205：形成互连通孔：形成贯穿第一层压介质层106、芯片槽体以及第二层压介质层111上下表面的互连通孔112。

为了实现第一芯片105和第二芯片110的较好的互连性能，采用机械钻孔的方式，在第一芯片槽1031和所述第二芯片槽1081的外围区域上形成贯穿第一层压介质层106、芯片槽体以及第二层压介质层111上下表面的互连通孔112。该步骤执行完对应的剖面结构示意图如图3f所示。

需要说明，当金属基板101上制作好第一孔径的树脂塞孔1011后，为了提高信号的传输性能，s205可以具体为：在树脂塞孔1011对应的位置钻孔，形成贯穿第一层压介质层106、芯片槽体以及第二层压介质层111上下表面的第二孔径的通孔，该第二孔径的通孔即为互连通孔112。

s206：在互连通孔112内形成金属互连线113：

为了实现第一芯片105和第二芯片110的互连，还需要向互连通孔112内填充金属形成金属互连线113。需要说明，当互连通孔112是通过在第一孔径的树脂塞孔1011上钻小孔形成的时，s206形成的金属互连线113为同轴金属互连线，如此，能够提高信号的传输性能。

作为示例，本步骤可以具体包括以下步骤：

首先通过电镀工艺向互连通孔112内填充金属，形成金属互连线113，然后再通过丝网印刷方式实现树脂塞孔，并将表层残留的树脂去除，然后在芯片焊垫对应的位置通过激光钻孔工艺实现第一层压介质层106和第二层压介质层111上的盲孔的加工制作。

该步骤执行完对应的剖面结构示意图如图3g所示。

s207：制作线路层：在第一层压介质层106上制作第一线路层114，在第二层压介质层111上制作第二线路层115。

本步骤可以具体为：通过减法或板加成法在在第一层压介质层106上制作第一线路层114，在第二层压介质层111上制作第二线路层115。

减法工艺就是先进行整板的电镀金属铜，然后进行图形掩模制作后进行金属蚀刻形成所需要线路层。

而半加成法工艺是先进行一层种子层制作，然后通过曝光显影进行图形掩膜的制作然后带着掩膜进行图形电镀后将掩膜剥离去除后进行刻蚀得到想要图形。

需要说明，在制作线路层之前，还可以在第一层压介质层106上与第一芯片焊垫对应的位置处通过激光钻孔工艺形成盲孔，在第二层压介质层111上与第二芯片焊垫对应的位置处通过激光钻孔工艺形成盲孔(该步骤执行完对应的剖面结构示意图如图3h所示)。如此，在制作第一线路层114的同时，还可以向制作在第一层压介质层106的盲孔内填充金属，从而实现信号的互连。在制作第二线路层115的同时，还可以向制作在第二层压介质层111内填充金属，从而实现信号的互连。该步骤执行完对应的剖面结构示意图如图3i所示。

s208：制作阻焊层：在第一线路层114上制作第一阻焊层116，在第二线路层115上制作第二阻焊层117。

采用本领域惯用的技术手段在第一线路层114上制作第一阻焊层116，在第二线路层115上制作第二阻焊层117，并且根据不同电连接需要，第一阻焊层116和第二阻焊层117上设置有不同的开窗。该步骤执行完对应的剖面结构示意图如图3j所示。

s209：芯片倒装焊接：通过倒装焊接方式在第一阻焊层116上形成第三芯片118，该第三芯片118与该第一芯片105电连接。

为了实现封装结构的集成度，本步骤可以通过倒装焊接方式在第一阻焊层116上，形成第三芯片118，该第三芯片118通过第一阻焊层116的开窗、第一线路层114以及第一层压介质层106上的盲孔与该第一芯片105电连接。此外，为了降低第三芯片118与第一芯片105之间的应力，延长整个封装结构的使用寿命，在第三芯片118与第一阻焊层116之间还填充有底填胶119。

作为示例，该第三芯片118可以为封装结构的驱动芯片。

该步骤执行完对应的剖面结构示意图如图3k所示。

s210：植金属焊球：在第二阻焊层117的开窗位置处植金属焊球120，通过该金属焊球120实现封装结构与外部电路的电连接。

为了实现封装结构与外部电路的电连接，该封装方法还可以包括：

在第二阻焊层117的开窗位置处植金属焊球120，通过该金属焊球120实现封装结构与外部电路的电连接。相邻不同金属焊球120之间通过第二阻焊层117相隔离。需要说明，金属焊球仅是该封装结构与外部电路电连接的电连接结构的一种示例，作为本申请实施例的扩展，该电连接结构还可以为金属焊盘。

该步骤执行完对应的剖面结构示意图如图1所示。

以上为本申请实施例提供的芯片封装方法的具体实现方式。在该封装方法中，该封装方法可以直接基于有机基板的工艺加工，具有低成本，适于规模化量产要求。

以上为本申请实施例提供的具体实施方式。本申请的保护范围不限于上述所述的具体实施方式，对上述具体实施方式的变型、替换得到的技术方案均在本申请的保护范围之列。